具有屏蔽栅的沟槽栅器件的制造方法技术

本发明专利技术公开了一种具有屏蔽栅的沟槽栅器件的制造方法，包括步骤：第一外延层并光刻刻蚀形成沟槽；依次形成第一氧化层和第一层多晶硅；对第一层多晶硅进行回刻得到多晶硅屏蔽栅；进行HDP CVD淀积第二氧化层将沟槽的顶部部分填充；进行氧化层的湿法回刻使沟槽中仅在多晶硅屏蔽栅的表面保留部分厚度的第二氧化层；进行HDP CVD淀积第三氧化层将沟槽的顶部进行无空洞完全填充；进行氧化层的湿法回刻形成由保留于多晶硅屏蔽栅表面的第二和三氧化层叠加的多晶硅间隔离氧化层；形成栅介质层；形成第二层多晶硅并组成多晶硅栅。本发明专利技术提高多晶硅间隔离氧化层的厚度均匀性以及防止空洞的产生，提高多晶硅间隔离氧化层的隔离性能。

【技术实现步骤摘要】
具有屏蔽栅的沟槽栅器件的制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种具有屏蔽栅的沟槽栅器件的制造方法。
技术介绍
如图1A至图1J所示，是现有具有屏蔽栅的沟槽栅器件的制造方法各步骤中的器件结构示意图；现有具有屏蔽栅的沟槽栅器件的制造方法包括如下步骤：步骤一、如图1A所示，提供第一外延层101，在所述第一外延层101表面形成硬质掩模层102，所述硬质掩模层102由氧化层组成。采用光刻刻蚀工艺在所述第一外延层101的栅极形成区域中形成沟槽103。通常，第一外延层101为形成于半导体衬底表面，半导体衬底一般为硅衬底，第一外延层101为硅外延层。所述半导体衬底具有第一导电类型重掺杂，所述半导体衬底的背面用于形成漏极，所述第一外延层101具有第一导电类型轻掺杂，所述第一外延层101用于形成沟槽栅器件的漂移区。步骤二、如图1B所示，在所述沟槽103底部表面和侧壁表面形成第一氧化层104，所述第一氧化层104也延伸到所述沟槽103外部表面。如图1C所示，在所述第一氧化层104表面形成第一层多晶硅105，所述第一层多晶硅105将所述沟槽103完全填充。步骤三、对所述第一层多晶硅105进行回刻，该回刻将所述沟槽103外部的所述第一层多晶硅105完全去除，且将位于所述沟槽103顶部的所述第一层多晶硅105去除，由保留于所述沟槽103底部的所述第一层多晶硅105组成多晶硅屏蔽栅105，请参考图1D所示。步骤四、如图1E所示，进行湿法回刻将位于所述多晶硅屏蔽栅105顶部的所述沟槽103侧面的所述第一氧化层104去除。在湿法刻蚀过程中，由于所述多晶硅屏蔽栅105的表面没有氧化层，故不可避免的会在所述多晶硅屏蔽栅105的两侧产生由所述第一氧化层104被刻蚀后产生的凹陷结构。步骤五、如图1F所示，采用高密度等离子体化学气相淀积(HDPCVD)工艺淀积氧化层106。本步骤中要求所述氧化层106将所述沟槽103的完全填充，但是随着沟槽103的宽度不到减少，所述氧化层106会在所述沟槽103的内部形成空洞201；而且，所述氧化层106也不会将在所述多晶硅屏蔽栅105的两侧产生的凹陷结构完全填充，从而产生图1F所示的空洞202。步骤六、如图1G所示，进行CMP将沟槽103外的氧化层全部去除从而露出第一外延层101。沟槽103外的氧化层包括了氧化层106和其底部所述硬质掩模层102或所述第一氧化层104的残留。如图1H所示，进行湿法回刻将位于所述沟槽103顶部的所述氧化层106去除，由保留于所述多晶硅屏蔽栅105表面的所述氧化层106形成多晶硅间隔离氧化层106。由图1H所示可知，多晶硅间隔离氧化层106的厚度并不均匀，这是由于空洞201的存在使得湿法刻蚀后在多晶硅间隔离氧化层106中形成凹陷203，在凹陷203处的厚度较薄；同时，在多晶硅间隔离氧化层106的两侧的底部保留有空洞202。步骤八、如图1I所示，在所述多晶硅屏蔽栅105顶部的所述沟槽103侧面形成栅氧化层107。步骤九、如图1J所示，形成第二层多晶硅108，所述第二层多晶硅108将形成有所述栅氧化层107和所述多晶硅间隔离氧化层106的所述沟槽103完全填充，由填充于所述沟槽103顶部的所述第二层多晶硅108组成多晶硅栅108。在形成所述多晶硅栅108之后，还包括步骤：在所述第一外延层101中形成第二导电类型阱区，所述多晶硅栅108穿过所述阱区，所述多晶硅栅108从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。进行第一导电类型重掺杂注入在所述第二导电类型阱区的表面形成源区。在所述半导体衬底正面形成层间膜。采用光刻刻蚀工艺形成穿过所述层间膜的接触孔。形成正面金属层并对所述正面金属层进行图形化形成源极和栅极，所述源极通过对应的接触孔和底部的所述源区连接，所述栅极通过对应的接触孔和底部的所述多晶硅栅108连接。较佳为，所述多晶硅屏蔽栅105也通过对应的接触孔连接到所述源极。对所述半导体衬底进行背面减薄；在减薄后的所述半导体衬底背面形成第一导电类型重掺杂的漏区；在所述漏区的背面形成背面金属层，由所述背面金属层形成漏极。当所述沟槽栅器件为N型器件，第一导电类型为N型，第二导电类型为P型。当所述沟槽栅器件为P型器件，第一导电类型为P型，第二导电类型为N型。通常，沟槽栅器件包括多个周期交替排列的器件单元结构，步骤一中形成的所述沟槽包括交替排列的多个，每一个所述沟槽和一个所述器件单元结构相对应。对应周期排列的结构，一个pitch的大小为所述沟槽103的宽度和间距的和，在pitch大于1.5微米时，步骤五中产生空洞201和202的现象不明显，器件能获得优良的栅源隔离效果，即所述多晶硅间隔离氧化层106的隔离效果较好，使得连接到源极的所述多晶硅屏蔽栅105和作为栅极结构的多晶硅栅108的隔离效果好。然而对于pitch小于1.5微米尤其对于pitch小于等于1.0微米的上下结构屏蔽栅沟槽MOSFET器件而言，由于受到HDPCVD氧化层填充的深宽比限制，步骤五中会产生空洞201和202，上述工艺方法极易造成控制栅即多晶硅栅108和所述多晶硅屏蔽栅105之间的所述多晶硅间隔离氧化层106的厚度的不均匀甚至短路。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅器件的制造方法，能采用HDPCVD淀积工艺形成较厚的多晶硅间隔离氧化层并提高多晶硅间隔离氧化层的厚度均匀性以及防止空洞的产生，从而能提高多晶硅间隔离氧化层的隔离性能。为解决上述技术问题，本专利技术提供的具有屏蔽栅的沟槽栅器件的制造方法包括如下步骤：步骤一、提供第一外延层，采用光刻刻蚀工艺在所述第一外延层的栅极形成区域中形成沟槽。步骤二、在所述沟槽底部表面和侧壁表面形成第一氧化层，所述第一氧化层也延伸到所述沟槽外部表面；在所述第一氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充。步骤三、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，且将位于所述沟槽顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅。步骤四、采用HDPCVD工艺淀积第二氧化层，所述第二氧化层将所述沟槽的顶部部分填充并覆盖在所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述第一氧化层表面以及所述多晶硅屏蔽栅的表面，所述第二氧化层还延伸到所述沟槽外部表面。步骤五、进行湿法回刻将位于所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述第二氧化层和所述第一氧化层完全去除以及将形成于所述多晶硅屏蔽栅表面的所述第二氧化层的部分厚度被去除，由保留于所述多晶硅屏蔽栅表面的所述第二氧化层来减少所述多晶硅屏蔽栅的顶部的所述沟槽的深宽比。步骤六、采用HDPCVD工艺淀积第三氧化层，所述第三氧化层将所述沟槽的顶部完全填充并延伸到所述沟槽外部表面；利用保留于所述多晶硅屏蔽栅表面的所述第二氧化层减少了所述多晶硅屏蔽栅的顶部的所述沟槽的深宽比的特性，使所述第三氧化层对所述沟槽的顶部进行无空洞的完全填充。步骤七、采用化学机械研磨工艺将位于所述沟槽外的氧化层全部去除并露出所述第一外延层表面；进行湿法回刻将位于所述沟槽顶部的所述第三氧化层去除，由保留于所述多晶硅屏蔽栅表面的所述第二氧化层和所述第三氧化层叠加形成多晶硅间隔离氧化本文档来自技高网...

【技术保护点】
一种具有屏蔽栅的沟槽栅器件的制造方法，其特征在于，包括如下步骤：步骤一、提供第一外延层，采用光刻刻蚀工艺在所述第一外延层的栅极形成区域中形成沟槽；步骤二、在所述沟槽底部表面和侧壁表面形成第一氧化层，所述第一氧化层也延伸到所述沟槽外部表面；在所述第一氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充；步骤三、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，且将位于所述沟槽顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅；步骤四、采用HDP CVD工艺淀积第二氧化层，所述第二氧化层将所述沟槽的顶部部分填充并覆盖在所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述第一氧化层表面以及所述多晶硅屏蔽栅的表面，所述第二氧化层还延伸到所述沟槽外部表面；步骤五、进行湿法回刻将位于所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述第二氧化层和所述第一氧化层完全去除以及将形成于所述多晶硅屏蔽栅表面的所述第二氧化层的部分厚度被去除，由保留于所述多晶硅屏蔽栅表面的所述第二氧化层来减少所述多晶硅屏蔽栅的顶部的所述沟槽的深宽比；步骤六、采用HDP CVD工艺淀积第三氧化层，所述第三氧化层将所述沟槽的顶部完全填充并延伸到所述沟槽外部表面；利用保留于所述多晶硅屏蔽栅表面的所述第二氧化层减少了所述多晶硅屏蔽栅的顶部的所述沟槽的深宽比的特性，使所述第三氧化层对所述沟槽的顶部进行无空洞的完全填充；步骤七、采用化学机械研磨工艺将位于所述沟槽外的氧化层全部去除并露出所述第一外延层表面；进行湿法回刻将位于所述沟槽顶部的所述第三氧化层去除，由保留于所述多晶硅屏蔽栅表面的所述第二氧化层和所述第三氧化层叠加形成多晶硅间隔离氧化层；步骤八、在所述多晶硅屏蔽栅顶部的所述沟槽侧面形成栅介质层；步骤九、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅介质层和所述多晶硅间隔离氧化层的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。...

【技术特征摘要】
1.一种具有屏蔽栅的沟槽栅器件的制造方法，其特征在于，包括如下步骤：步骤一、提供第一外延层，采用光刻刻蚀工艺在所述第一外延层的栅极形成区域中形成沟槽；步骤二、在所述沟槽底部表面和侧壁表面形成第一氧化层，所述第一氧化层也延伸到所述沟槽外部表面；在所述第一氧化层表面形成第一层多晶硅，所述第一层多晶硅将所述沟槽完全填充；步骤三、对所述第一层多晶硅进行回刻，该回刻将所述沟槽外部的所述第一层多晶硅完全去除，且将位于所述沟槽顶部的所述第一层多晶硅去除，由保留于所述沟槽底部的所述第一层多晶硅组成多晶硅屏蔽栅；步骤四、采用HDPCVD工艺淀积第二氧化层，所述第二氧化层将所述沟槽的顶部部分填充并覆盖在所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述第一氧化层表面以及所述多晶硅屏蔽栅的表面，所述第二氧化层还延伸到所述沟槽外部表面；步骤五、进行湿法回刻将位于所述多晶硅屏蔽栅顶部的所述沟槽侧面的所述第二氧化层和所述第一氧化层完全去除以及将形成于所述多晶硅屏蔽栅表面的所述第二氧化层的部分厚度被去除，由保留于所述多晶硅屏蔽栅表面的所述第二氧化层来减少所述多晶硅屏蔽栅的顶部的所述沟槽的深宽比；步骤六、采用HDPCVD工艺淀积第三氧化层，所述第三氧化层将所述沟槽的顶部完全填充并延伸到所述沟槽外部表面；利用保留于所述多晶硅屏蔽栅表面的所述第二氧化层减少了所述多晶硅屏蔽栅的顶部的所述沟槽的深宽比的特性，使所述第三氧化层对所述沟槽的顶部进行无空洞的完全填充；步骤七、采用化学机械研磨工艺将位于所述沟槽外的氧化层全部去除并露出所述第一外延层表面；进行湿法回刻将位于所述沟槽顶部的所述第三氧化层去除，由保留于所述多晶硅屏蔽栅表面的所述第二氧化层和所述第三氧化层叠加形成多晶硅间隔离氧化层；步骤八、在所述多晶硅屏蔽栅顶部的所述沟槽侧面形成栅介质层；步骤九、形成第二层多晶硅，所述第二层多晶硅将形成有所述栅介质层和所述多晶硅间隔离氧化层的所述沟槽完全填充，由填充于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。2.如权利要求1所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：步骤九形成所述第二层多晶硅之后还包括对所述第二层多晶硅进行回刻的步骤，该回刻后将所述沟槽外部的所述第二层多晶硅都去除，由保留于所述沟槽顶部的所述第二层多晶硅组成多晶硅栅。3.如权利要求1或2所述的具有屏蔽栅的沟槽栅器件的制造方法，其特征在于：沟槽栅器件包括多个周期交替排列的器件单元结构，步骤一中形成的所述沟槽包括交替排列的多个，每一个所述沟槽和一个所述器件单元结构相对应。4.如权利要求3所述的具有屏蔽栅的沟槽栅器件的制...

【专利技术属性】
技术研发人员：范让萱，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31