输出恒定占空比信号的电路及时钟信号生成装置制造方法及图纸
【技术实现步骤摘要】
输出恒定占空比信号的电路及时钟信号生成装置
本专利技术涉及信号处理
，尤其涉及一种输出恒定占空比信号的电路及时钟信号生成装置。
技术介绍
随着集成电路工艺的不断发展，芯片的工作速度也在持续提高，然而，芯片工作速度的提高意味着更严格的电路时序精度，因此，对集成电路中时钟信号性能的要求也在不断提高。其中，占空比是时钟信号性能中一个比较重要的性能指标，并且许多数字电路系统通常对时钟信号的占空比要求在50％左右。然而，在有些集成电路中,其时钟产生电路输出的时钟信号占空比通常较差,并且，会随着PVT(ProcessVoltageTemperature，工艺/电压/温度)的改变而变化；另外，即使时钟产生电路产生的是50％占空比的时钟信号,在传输过程中时钟信号仍然可能会发生占空比严重畸变。因此，如何获得适用于数字电路系统的精确50％占空比时钟信号就成了亟待解决的问题。现有技术中，通常使用锁相环(PLL，PhaseLockedLoop)电路来实现时钟信号占空比的调节。图1是PLL电路的结构示意图。如图1所示，该PLL电路包括相位检测器10、电荷泵20、环路滤波器30、压控振...
【技术保护点】
一种输出恒定占空比信号的电路，其特征在于，包括：直流隔离单元，用于对输入时钟信号中的直流信号进行隔离，得到交流时钟信号；信号叠加单元，用于对所述交流时钟信号和来自偏置信号生成单元的直流偏置信号进行叠加，得到输出时钟信号；偏置信号生成单元，用于在所述输出时钟信号的占空比小于50％时，生成直流电压高于上一周期的输出时钟信号对应的直流电压的直流偏置信号，以及在所述输出时钟信号的占空比大于50％时，生成直流电压低于上一周期的输出时钟信号对应的直流电压的直流偏置信号。
【技术特征摘要】
1.一种输出恒定占空比信号的电路，其特征在于，包括：直流隔离单元，用于对输入时钟信号中的直流信号进行隔离，得到交流时钟信号；信号叠加单元，用于对所述交流时钟信号和来自偏置信号生成单元的直流偏置信号进行叠加，得到输出时钟信号；偏置信号生成单元，用于在所述输出时钟信号的占空比小于50％时，生成直流电压高于上一周期的输出时钟信号对应的直流电压的直流偏置信号，以及在所述输出时钟信号的占空比大于50％时，生成直流电压低于上一周期的输出时钟信号对应的直流电压的直流偏置信号。2.根据权利要求1所述的电路，其特征在于，所述偏置信号生成单元包括充电控制子单元、偏置电容、低通滤波子单元和偏置电阻，其中：所述充电控制子单元，用于接收所述输出时钟信号，并根据所述输出时钟信号的高低电平对所述偏置电容充放电，对所述偏置电容充电和放电的电流大小相等；所述低通滤波子单元与所述偏置电容并联，用于对所述偏置电容两端的直流电压信号进行滤波，得到直流电压滤波信号；所述偏置电阻的一端与所述低通滤波子单元的输出端连接，另一端与所述信号叠加单元的输入端连接，用于根据所述直流电压滤波信号生成所述直流偏置信号。3.根据权利要求2所述的电路，其特征在于，所述充电控制子单元包括充电电流源、第一PMOS管、放电电流源和第一NMOS管，其中：所述第一PMOS管的栅极和所述第一NMOS管的栅极均与所述信号放大单元的输出端连接，所述第一PMOS管的漏极和所述第一NMOS管的漏极均与所述偏置电容的一端连接；所述充电电流源的一端与电路电压源连接、另一端与所述第一PMOS管的源极连接，所述放电电流源的一端与所述第一NMOS管的源极连接、另一端接地，所述充电电流源和所述放电电流源的工作电流大小相等。4.根据权利要求1所述的电路，其特征在于，所述电路还包括低通滤波单元，其中，所述低通滤波单元，用于接收外部时钟信号，对所述外部时钟信号进行滤波限幅，得到所述输入时钟信号。5.根据权利要求4所述的电路，其特征在于，所述低通滤波单元包括RC低通滤波器，其中：所述RC低通滤波器包括第一滤波电容和第一滤波电阻；所述第一滤波电阻的一端用于与外部时钟源的输出端连接，另一端分别与所述直流隔离单元的输入端和所述第一滤波电容的一端连接，所述第一滤波电容的另一端接地。6.根据权利要求1所述的电路，其特征在于，所述电路还包括输入隔离单元和/或输出隔离单元，其中：所...
【专利技术属性】
技术研发人员：韩志强，沙伊德，
申请(专利权)人：上海顺久电子科技有限公司，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。