二分区间法的集成电路数据解压电路及方法技术

本发明专利技术公开了一种二分区间法的集成电路数据解压电路，其中两个三态门T1和T2的输入端连接，寄存器C的输出端连接到T1和T2的输入端。T1的输出端连接到寄存器B的输入端，T2的输出端连接到寄存器A的输入端，T1和T2的控制端连接到控制器的信号端C1，寄存器A和B的输出端连接到加法器，加法器的输出端连接到寄存器C，寄存器C的输出端连接到计数器，计数器的输出端作为解压电路的输出端。寄存器C的置位端和移位端分别连接到控制器的信号端C3和C4，控制器的信号端C2作为解压电路的输入端。本发明专利技术具有以下优点：对二分区间的压缩数据进行解压，解压方法简单，所用器件简单，提高了整个集成电路的测试效率，极大减少了数据的占用空间。

【技术实现步骤摘要】
二分区间法的集成电路数据解压电路及方法
本专利技术涉及一种集成电路测试技术，更具体涉及一种集成电路测试中的数据存储技术。
技术介绍
随着集成电路的发展，如何处理越来越庞大的测试数据已成为集成电路测试的关键难题之一。根据ITRS在2010年的报告数据，测试一个芯片，在2009年，仅仅需要85个测试模式数，也只需要压缩比为80；而到2019年，对测试模式数的要求则需要达到20370个，对压缩比的要求则需要达到12000。仅仅十年，模式数增加到240倍，压缩比增加到150倍。关于减少测试数据量的研究，一直是研究的热点，主要可以分为三类：测试集压缩(TestSetCompaction)方法、内建自测试(Built-inSelf-Test,BIST)方法和静态编码压缩方法。(1)测试集压缩方法。其特点是确保在不降低故障覆盖率的情况下，有选择性尝试使用不同的敏化路径，通过算法调整测试立方体(TestTubes)中无关位(Don’tcarebits)的位置，或者将相容的两个或多个测试向量合并成单一测试向量的方法来减少总的测试向量的个数，以期达到测试集最小化或最优化。其优势是所有工作由软件实现，不会增加额外的硬件成本。但其缺点也非常明显，测试向量的个数的减少造成了对非模型故障的覆盖率的降低。本方法另一缺点是压缩后测试集的测试数据量仍然非常庞大，很难一次性完全直接存储在ATE的存储器中。因此，需要与其它方法结合使用。(2)内建自测试方法。其在被测电路中新增一部分电路，该电路专门用于测试，能够完成测试模式生成、测试控制、测试调度和测试结果分析，这样可以不依赖外部的自动测试设备独立进行测试。能够通过减少昂贵的自动测试设备的成本费来达到节约测试成本的目的，还可以支持测试重用和全速测试。其缺点在生成测试模式时，产生了大量的对测试毫无贡献的测试模式，既增加了测试功耗，又浪费了测试时间；另外，有部分未设计BIST方法的IP核也限制其应用。(3)静态编码压缩方法。其通过编码技术用一个较小的测试集TE去编码测试集TD，将存储和传输时对TD的操作变换成对TE的操作，即存储TE在ATE的存储器中，测试时，也仅传输TE而不是TD到被测芯片，最终TE到TD的还原由被测芯片上的解压电路来完成。静态编码方法采用的是无损压缩方法，还原后的测试集的确定位跟原始测试集的确定位完全一一对应，还原后的无关位都被程序填充成了特定的值，因此其只会增加而不会降低被测电路的故障覆盖率。该方法的另一优势是可以不需要提供被测电路的内部结构，能够很好地保护IP核的知识产权。因此，该技术在集成电路测试领域中得到了广泛应用。当前比较成熟的编码有很多，如Golomb编码、FDR码、VIHC码、交替连续码、Variable-Tail码、混合游程码、SVIC码、变游程码、EFDR、MFVLC、MFVRCVB、AFDR、共游程码和整数存储无理数的方法等。在静态编码压缩方法中，利用整数存储无理数的方法，理论上可以将整个测试集转换成若干个整数表示的无理数存储。该方法的优势是不需要直接存储代码字，而是存储代码字的规律。其缺点是如果期望其压缩效果好，无理数所表示的测试数据量就比较大，可能是若干个测试向量，甚至是整个测试集，此时无理数对应的整数表示就比较大。一方面，该大整数在存储时占用较大的空间；另一方面，在测试数据解压过程中，大整数给数据运算带来了复杂性，有时甚至不能直接运算。
技术实现思路
本专利技术所要解决的技术问题在于提供了一种针对提高测试效率、占用空间较小并且运算简单的二分区间的压缩数据进行解压的电路和解压的方法。本专利技术是通过以下技术方案解决上述技术问题的：一种二分区间法的集成电路数据解压电路，包含3个寄存器A、寄存器B和寄存器C的寄存器组、1个计数器、第一三态门T1、第二三态门T2、1个加法器和1个控制器；第一三态门T1和第二三态门T2的输入端连接，寄存器C的输出端连接到第一三态门T1和第二三态门T2的输入端。第一三态门T1的输出端连接到寄存器B的输入端，第二三态门T2的输出端连接到寄存器A的输入端，第一三态门T1和第二三态门T2的控制端连接到控制器的第一信号端C1，寄存器A和寄存器B的输出端连接到加法器，加法器的输出端连接到寄存器C，寄存器C的输出端连接到计数器，计数器的输出端作为解压电路的输出端。寄存器C的置位端和移位端分别连接到控制器的第三信号端C3和第四信号端C4，控制器的第二信号端C2作为解压电路的输入端；控制器的第二信号端C2输入需要解压的数据，解压以后的数据从寄存器输出。具体的，加法器采用超前进位加法器构成。所述解压电路对数据进行解压的方法包括下述步骤：步骤1：初始化，寄存器A和寄存器B分别置为数据“0”和“1”，寄存器A和寄存器B完成累加移位运算得到0.5，此时寄存器C的值为0.5；步骤2：控制器的第二信号端C2自压缩数据的第一位开始依次输入压缩数据，输入压缩数据的相应位为1时，控制器C1为高电平，控制器C1控制第二三态门T2，将寄存器C的值直接传输到寄存器A，输入压缩数据的相应位为0时，控制器C1为低电平，控制器C1控制第一三态门T1，将寄存器C的值直接传输到寄存器B，重复上述加法以及移位计算，寄存器C的值更新，最终更新数值为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；步骤3：将寄存器C的最终更新数值移位到计数器，统计压缩前数据的游程长度依次为Y1、Y2、……Yn，Yn表示为第n个测试向量的游程长度，n为正整数，按游程长度编码输出即可得到解压以后的数据。所述压缩数据的压缩方法包括：步骤21：统计原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到无关位结束；步骤22：转化成小数，默认小数的整数部分为0，步骤1所统计的游程长度依次组成小数部分，转化的小数为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；步骤23：初始化区间和原始编码，记t0＝0，t1＝1，原始编码为空；步骤24：二分区间，令比较t′与t大小并编码，规则为：若t≤t′，编码增加1位数据0，令t1＝t′；若t＞t′，编码增加1位数据1，令t0＝t′，重复执行该步骤直到t＝t′。本专利技术还公开了一种使用上述的二分区间法的集成电路数据解压电路进行解压的方法，包括下述步骤：步骤1：初始化，寄存器A和寄存器B分别置为数据“0”和“1”，寄存器A和寄存器B完成累加移位运算得到0.5，此时寄存器C的值为0.5；步骤2：控制器的第二信号端C2自压缩数据的第一位开始依次输入压缩数据，输入压缩数据的相应位为1时，控制器C1为高电平，控制器C1控制第二三态门T2，将寄存器C的值直接传输到寄存器A，输入压缩数据的相应位为0时，控制器C1为低电平，控制器C1控制第一三态门T1，将寄存器C的值直接传输到寄存器B，重复上述加法以及移位计算，寄存器C的值更新，最终更新数值为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；步骤3：将寄存器C的最终更新数值移位到计数器，统计压缩前数据的游程长度依次为Y1、Y2、……Yn，Yn表示为第n个测试向量的游程长度，n为正整数，按游程长度编码输出即可得到解压以后本文档来自技高网...

【技术保护点】
一种二分区间法的集成电路数据解压电路，其特征在于，包含3个寄存器A、寄存器B和寄存器C的寄存器组、1个计数器、第一三态门T1、第二三态门T2、1个加法器和1个控制器；第一三态门T1和第二三态门T2的输入端连接，寄存器C的输出端连接到第一三态门T1和第二三态门T2的输入端。第一三态门T1的输出端连接到寄存器B的输入端，第二三态门T2的输出端连接到寄存器A的输入端，第一三态门T1和第二三态门T2的控制端连接到控制器的第一信号端C1，寄存器A和寄存器B的输出端连接到加法器，加法器的输出端连接到寄存器C，寄存器C的输出端连接到计数器，计数器的输出端作为解压电路的输出端。寄存器C的置位端和移位端分别连接到控制器的第三信号端C3和第四信号端C4，控制器的第二信号端C2作为解压电路的输入端；控制器的第二信号端C2输入需要解压的数据，解压以后的数据从寄存器输出。

【技术特征摘要】
1.一种二分区间法的集成电路数据解压电路，其特征在于，包含3个寄存器A、寄存器B和寄存器C的寄存器组、1个计数器、第一三态门T1、第二三态门T2、1个加法器和1个控制器；第一三态门T1和第二三态门T2的输入端连接，寄存器C的输出端连接到第一三态门T1和第二三态门T2的输入端。第一三态门T1的输出端连接到寄存器B的输入端，第二三态门T2的输出端连接到寄存器A的输入端，第一三态门T1和第二三态门T2的控制端连接到控制器的第一信号端C1，寄存器A和寄存器B的输出端连接到加法器，加法器的输出端连接到寄存器C，寄存器C的输出端连接到计数器，计数器的输出端作为解压电路的输出端。寄存器C的置位端和移位端分别连接到控制器的第三信号端C3和第四信号端C4，控制器的第二信号端C2作为解压电路的输入端；控制器的第二信号端C2输入需要解压的数据，解压以后的数据从寄存器输出。2.根据权利要求1所述的二分区间法的集成电路数据解压电路，其特征在于，加法器采用超前进位加法器构成。3.根据权利要求1所述的二分区间法的集成电路数据解压电路，其特征在于，所述解压电路对数据进行解压的方法包括下述步骤：步骤1：初始化，寄存器A和寄存器B分别置为数据“0”和“1”，寄存器A和寄存器B完成累加移位运算得到0.5，此时寄存器C的值为0.5；步骤2：控制器的第二信号端C2自压缩数据的第一位开始依次输入压缩数据，输入压缩数据的相应位为1时，控制器C1为高电平，控制器C1控制第二三态门T2，将寄存器C的值直接传输到寄存器A，输入压缩数据的相应位为0时，控制器C1为低电平，控制器C1控制第一三态门T1，将寄存器C的值直接传输到寄存器B，重复上述加法以及移位计算，寄存器C的值更新，最终更新数值为0.Y1Y2……Yn，0.Y1Y2……Yn属于区间(0，1)；步骤3：将寄存器C的最终更新数值移位到计数器，统计压缩前数据的游程长度依次为Y1、Y2、……Yn，Yn表示为第n个测试向量的游程长度，n为正整数，按游程长度编码输出即可得到解压以后的数据。4.根据权利要求3所述的二分区间法的集成电路数据解压电路，其特征在于，所述压缩数据的压缩方法包括：步骤21：统计原始测试数据的游程长度Y1、Y2、……，Yn，其中，Yn表示为第n个测试向量的游程长度，n为正整数，将该测试向量按0类型游程统计游程长度，直到...

【专利技术属性】
技术研发人员：詹文法，程一飞，张振林，
申请(专利权)人：安庆师范大学，
类型：发明
国别省市：安徽,34