半导体存储器件制造技术

本发明专利技术涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。

【技术实现步骤摘要】
半导体存储器件
本专利技术构思的实施方式涉及半导体存储器件，更具体地，涉及三维半导体存储器件。
技术介绍
半导体存储器件已经变得高度集成以提供更高的性能并且降低器件的制造成本。由于半导体存储器件的集成在确定产品价格上是重要的因素，所以需要高度集成的半导体存储器件。典型的二维或平面半导体存储器件的集成的程度主要由单位存储单元占据的面积决定，其受到用于形成精细图案的技术的影响。然而，增加图案精细度所需的工艺设备的成本可以对二维或平面半导体器件的集成设置实际限制。为了克服这些问题，具有三维排列的存储单元的三维半导体存储器件已经被提出。然而，为了批量生产三维半导体存储器件，新的工艺技术应当被开发，其能提供比二维半导体器件更低的每位制造成本同时保持或超过它们的可靠性水平。
技术实现思路
本专利技术构思的实施方式提供具有改善的可靠性的半导体存储器件。根据本专利技术构思的一示例实施方式，一种半导体存储器件包括：衬底，其包括第一单元阵列区域和外围区域，外围区域包括在第一方向上彼此面对的第一外围区域和第二外围区域并且第一单元阵列区域被插置在其之间；多个堆叠结构，其在衬底的第一单元阵列区域上在第一方向上延伸本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：衬底，其包括第一单元阵列区域和外围区域，所述外围区域包括在第一方向上彼此面对的第一外围区域和第二外围区域并且所述第一单元阵列区域被插置在其之间；多个堆叠结构，其在所述衬底的所述第一单元阵列区域上在所述第一方向上延伸，并且在交叉所述第一方向的第二方向上彼此间隔开；覆盖所述堆叠结构的绝缘层；以及至少一个分离结构，其在所述第一外围区域和所述第二外围区域的至少一个上在所述第二方向上延伸并且在垂直于所述衬底的顶表面的方向上穿透所述绝缘层。

【技术特征摘要】
2016.01.07 KR 10-2016-00021841.一种半导体存储器件，包括：衬底，其包括第一单元阵列区域和外围区域，所述外围区域包括在第一方向上彼此面对的第一外围区域和第二外围区域并且所述第一单元阵列区域被插置在其之间；多个堆叠结构，其在所述衬底的所述第一单元阵列区域上在所述第一方向上延伸，并且在交叉所述第一方向的第二方向上彼此间隔开；覆盖所述堆叠结构的绝缘层；以及至少一个分离结构，其在所述第一外围区域和所述第二外围区域的至少一个上在所述第二方向上延伸并且在垂直于所述衬底的顶表面的方向上穿透所述绝缘层。2.如权利要求1所述的半导体存储器件，其中在俯视图中所述衬底包括在所述第二方向上彼此面对的第一表面和第二表面，以及其中在俯视图中所述分离结构包括在所述第二方向上彼此面对的第一表面和第二表面，所述分离结构的所述第一表面与所述衬底的所述第一表面相邻并且共面，所述分离结构的所述第二表面与所述衬底的所述第二表面相邻并且共面。3.如权利要求1所述的半导体存储器件，其中在俯视图中所述衬底包括在所述第二方向上彼此面对的第一表面和第二表面，以及其中在俯视图中所述分离结构包括在所述第二方向上彼此面对的第一表面和第二表面，所述分离结构的所述第一表面与所述衬底的所述第一表面相邻并且间隔开，所述分离结构的所述第二表面与所述衬底的所述第二表面相邻并且间隔开。4.如权利要求1所述的半导体存储器件，其中所述衬底还包括在所述第一方向上面对所述第一单元阵列区域的第二单元阵列区域并且所述第一外围区域被插置在其之间，以及其中所述半导体存储器件还包括多个第二堆叠结构，所述多个第二堆叠结构在所述第二单元阵列区域上在所述第一方向上延伸并且在所述第二方向上彼此间隔开。5.如权利要求4所述的半导体存储器件，其中所述第一外围区域和所述第二外围区域分别包括设置在其上的所述分离结构，并且在所述第一外围区域上的所述分离结构的数目大于在所述第二外围区域上的所述分离结构的数目。6.如权利要求4所述的半导体存储器件，其中所述分离结构被设置在所述第一外围区域上但是不被设置在所述第二外围区域上。7.如权利要求1所述的半导体存储器件，还包括从所述绝缘层的顶表面被凹陷并且暴露所述衬底的一部分的沟槽，其中所述分离结构包括：在所述沟槽的上部中的覆盖图案；以及在所述覆盖图案和所述衬底之间在所述沟槽中的空气间隙。8.如权利要求7所述的半导体存储器件，其中所述沟槽包括比所述衬底的所述顶表面更低的底表面。9.一种半导体存储器件，包括：衬底，其包括单元阵列区域、外围区域以及在所述单元阵列区域和所述外围区域之间的接触区域；多个堆叠结构，其在所述衬底的所述单元阵列区域和所述接触区域上，所述堆叠结构在第一方向上延伸并且在交叉所述第一方向的第二方向上彼此间隔开；绝缘层，其在所述衬底的所述接触区域和所述外围区域上，所述绝缘层覆盖所述堆叠结构；以及多个分离结构，其在所述第二方向上延伸并且在垂直于所述衬底的顶表面的第三方向上穿透在所述外围区域上的所述绝缘层。10.如权利要求9所述的半导体存储器件，还包括在所述第三方向上从所述绝缘层朝所述衬底的所述顶表面延伸的沟槽，其中所述分离结构包括：填充所述沟槽的上部并且封闭所述沟槽的覆盖图案；以及由所述被封闭的沟槽中的中空空间限定的空气间隙。11.如权利要求10所述的半导体存储器件，其中所述覆盖图案包括：与所述绝缘层的顶表面共面的顶表面；以及平的底表面。12.如权利要求10所述的半导体存储器件，其中所述覆盖图案包括：与所述绝缘层的顶表面共面的顶表面；以及朝所述衬底...

【专利技术属性】
技术研发人员：朴真佑，朴在信，朴照英，徐志雄，李锡元，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR