具有虚设通道区的垂直存储装置制造方法及图纸

提供了具有虚设通道区的垂直存储装置。所述存储装置包括：均在与基底的上表面垂直的方向上延伸的多个通道区；与通道区相邻地堆叠在基底上的多个栅电极层和多个绝缘层，每个栅电极层延伸不同的长度；以及与所述多个栅电极层的第一端相邻的多个虚设通道区，其中，基底包括形成在所述多个虚设通道区下方的基底绝缘层。

【技术实现步骤摘要】
本申请要求于2015年8月7日在韩国知识产权局提交的第10-2015-0111358号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用整体包含于此。
本专利技术涉及一种具有虚设通道区的垂直存储装置。
技术介绍
存在对集成密度增大的存储装置的需求。用于提高存储装置的集成的方法是在存储装置中利用垂直型晶体管结构替代平面晶体管结构。
技术实现思路
专利技术构思的各方面提供了高度集成的垂直存储装置，该垂直存储装置可具有改善的击穿电压特性。根据专利技术构思的一方面，一种半导体装置包括：半导体基底；栅电极层结构，包括堆叠在半导体基底的上表面上的分隔开的多个栅电极层；多个通道区，贯穿栅电极层；多个虚设通道区，贯穿栅电极层中的至少最下面的栅电极层；以及基底绝缘层，位于半导体基底和虚设通道区之间。根据专利技术构思的另一方面，一种半导体装置包括：半导体基底，具有限定水平面的上表面；栅电极层结构，包括在竖直方向上交替堆叠在半导体基底的所述上表面上的多个栅电极层和多个绝缘层；多个虚设通道区，贯穿栅电极层结构，虚设通道区包括贯穿栅电极层中的最下面的栅电极层的相应环形通道区；以及多个通道区，贯穿栅电极层结构，通道区包括位于半导体基底上的相应外延图案和位于相应外延图案的上表面上的相应环形通道区，其中，虚设通道区与半导体基底分隔开。根据专利技术构思的又一方面，一种半导体存储装置包括：半导体基底，具有上表面，所述上表面中具有多个凹进；基底绝缘层，包括位于相应凹进中的多个基底绝缘图案；栅电极层结构，位于半导体基底的所述上表面上；以及多个虚设通道区，竖直地贯穿栅电极层结构，其中，虚设通道区直接接触基底绝缘层。根据专利技术构思的另一方面，一种存储装置可以包括：基底；多个栅电极层和多个绝缘层，堆叠在基底的上表面上，栅电极层在与基底的所述上表面平行的第一方向上延伸不同的长度；多个通道区，每个通道区在与基底的所述上表面垂直的第二方向上延伸以贯穿所述栅电极层和所述绝缘层中的至少一些，通道区与栅电极层的第一端相邻；多个虚设通道区，与栅电极层的第二端相邻；以及基底绝缘层，位于虚设通道区和基底之间。根据专利技术构思的另一方面，一种存储装置可以包括：外围电路区，包括设置在第一基底上的多个外围电路装置和覆盖所述外围电路装置的第一层间绝缘层；以及单元区，包括在与不同于第一基底的第二基底的上表面垂直的方向上延伸的多个通道区和多个虚设通道区，所述单元区还包括多个栅电极层和多个绝缘层，所述多个栅电极层和所述多个绝缘层堆叠在第二基底上使得栅电极层和绝缘层与通道区和虚设通道区相邻，其中，外围电路区和单元区彼此竖直地设置，第二基底包括设置在虚设通道区下方而不设置在通道区下方的基底绝缘层。根据专利技术构思的另一方面，一种存储装置可以包括：多个通道区，在与基底的上表面垂直的方向上延伸；多个栅电极层，与通道区相邻，所述栅电极层在与基底的所述上表面平行的第一方向上延伸不同的长度；多个外围电路装置，电连接到所述栅电极层中的至少一些；多个虚设通道区，位于通道区和外围电路装置之间；以及基底绝缘层，位于每个虚设通道区下面。附图说明通过下面结合附图进行的详细描述，专利技术构思的以上及其它方面、特征和优点将被更加清楚地理解，其中：图1是示意性示出根据专利技术构思的示例性实施例的存储装置的框图；图2是示出根据专利技术构思的示例性实施例的存储装置的存储单元阵列的电路图；图3是示出根据专利技术构思的示例性实施例的存储装置的平面图；图4是沿着图3的存储装置的线Ia-Ia'截取的剖视图；图5是沿着图3的存储装置的线IIa-IIa'截取的剖视图；图6是示出图3的存储装置的区域“A”的透视图；图7是示出根据专利技术构思的另一示例性实施例的存储装置的平面图；图8是沿着图7的存储装置的线Ib-Ib'截取的剖视图；图9是沿着图7的存储装置的线IIb-IIb'截取的剖视图；图10是示出图7的存储装置的区域“B”的透视图；图11是示出根据专利技术构思的又一示例性实施例的存储装置的平面图；图12是沿着图11的存储装置的线Ic-Ic'截取的剖视图；图13是沿着图11的存储装置的线IIc-IIc'截取的剖视图；图14是示出图11的存储装置的区域“C”的透视图；图15是示出根据专利技术构思的再一示例性实施例的存储装置的平面图；图16是沿着图15的存储装置的线Id-Id'截取的剖视图；图17是沿着图15的存储装置的线IId-IId'截取的剖视图；图18是示出图15的存储装置的区域“D”的透视图；图19A是示出根据专利技术构思的再一示例性实施例的存储装置的平面图；图19B是沿着图19A的存储装置的线Ie-Ie'截取的剖视图；图20是示出根据专利技术构思的又一示例性实施例的存储装置的平面图；图21是示出根据专利技术构思的另一示例性实施例的存储装置的剖视图；图22A至图33B是示出用于制造图3至图6中所示的存储装置的方法的平面图和剖视图；图34A至图36B是示出用于制造图7至图10中所示的存储装置的方法的平面图和剖视图；图37A至图40B是示出用于制造图11至图14中所示的存储装置的方法的平面图和剖视图；图41A至图44B是示出用于制造图20中所示的存储装置的方法的平面图和剖视图；图45至图46是示出包括根据专利技术构思的示例性实施例的存储装置的电子装置的框图。具体实施方式在下文中，将参照附图详细描述专利技术构思的示例性实施例。在整个说明书中，将理解的是当元件被称作“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以在另一元件上、连接到或结合到另一元件，或者可以存在中间元件。然而，当元件被称作“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，将理解的是不存在中间元件。相同的附图标记始终用于表示相同或同样的元件。当在此使用时，术语“和/或”包括一个或更多个相关列出项的任意和全部组合。另外，虽然在这里可使用诸如“第一”、“第二”的术语来描述各种元件、组件、区域、层和/或部分，但是元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与其它的元件、组件、区域、层或部分区分开来。因此，在实施例中被称为第一元件、第一组件、第一区域、第一层或第一部分的元件、组件、区域、层或部分在另一实施例中可以被称为第二元件、第二组件、第二区域、第二层或第二部分。这里可以使用相对术语(诸如“在……下方”、“在……上方”、“上面的”或者“下面的”)来描述附图中示出的一个元件、层或区域与另一元件、层或区域的关系。将理解的是，除了附图中描绘的方位之外，这些术语还意图包括装置的不同方位。例如，如果装置被颠倒，则附图中所示的装置的在第二元件上方的第一元件可以在第二元件下方。如这里使用的，除非上下文清楚地另有表明，否则单数形式的“一”、“一个(种/者)”和“该/所述”也意图包括复数形式。另外，将理解的是，当在此使用术语“包括”和/或其变型时，表明存在所述特征、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其它特征、步骤、操作、元件、组件和/或它们的组。在下文中，参照作为专利技术构思的理想化实施例(和中间结构)的示意性示图的附图来描述示例性实施例。为了清楚起见，可以夸大附图中的层或区域的厚度。此外，预计将出现由例如制造技本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置包括：半导体基底；栅电极层结构，包括堆叠在半导体基底的上表面上的分隔开的多个栅电极层；多个通道区，贯穿栅电极层；多个虚设通道区，贯穿栅电极层中的至少最下面的栅电极层；以及基底绝缘层，位于半导体基底和虚设通道区之间。

【技术特征摘要】
2015.08.07 KR 10-2015-01113581.一种半导体装置，所述半导体装置包括：半导体基底；栅电极层结构，包括堆叠在半导体基底的上表面上的分隔开的多个栅电极层；多个通道区，贯穿栅电极层；多个虚设通道区，贯穿栅电极层中的至少最下面的栅电极层；以及基底绝缘层，位于半导体基底和虚设通道区之间。2.根据权利要求1所述的半导体装置，其中，基底绝缘层包括多个基底绝缘图案，其中，半导体基底包括多个凹进，其中，基底绝缘图案形成在所述多个凹进中的相应的凹进中。3.根据权利要求1所述的半导体装置，其中，虚设通道区延伸到半导体基底的所述上表面下方并且直接接触基底绝缘层。4.根据权利要求1所述的半导体装置，其中，虚设通道区包括贯穿栅电极层中的所述最下面的栅电极层的相应环形通道区。5.根据权利要求4所述的半导体装置，其中，通道区包括位于半导体基底上的相应外延图案和位于相应外延图案的上表面上的相应环形通道区。6.根据权利要求5所述的半导体装置，其中，外延图案贯穿栅电极层中的所述最下面的栅电极层。7.根据权利要求1所述的半导体装置，所述半导体装置还包括：多条位线，其中，通道区电连接到所述多条位线中的相应位线，其中，虚设通道区不电连接到所述多条位线中的任何位线。8.根据权利要求1所述的半导体装置，其中，虚设通道区贯穿栅电极层结构的具有阶梯结构的第一区，其中，通道区与栅电极层结构的所述第一区分隔开。9.一种半导体装置，所述半导体装置包括：半导体基底，具有限定水平面的上表面；栅电极层结构，包括在竖直方向上交替堆叠在半导体基底的所述上表面上的多个栅电极层和多个绝缘层；多个虚设通道区，贯穿栅电极层结构，虚设通道区包括贯穿栅电极层中
\t的最下面的栅电极层的相应环形通道区；以及多...

【专利技术属性】
技术研发人员：金锺源，林昇炫，姜昌锡，朴泳雨，裵大勋，殷东锡，李宇城，李载悳，任宰佑，崔韩梅，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR