半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法。所述半导体器件包括半导体衬底；位于所述半导体衬底中的埋层；位于所述半导体衬底第一表面的第一部分上的第一外延层；位于所述第一外延层第一部分中的阱区；位于所述第一外延层上的第二外延层，所述第二外延层包括与所述阱区接触的第一部分和与所述第一外延层接触的第二部分；以及分别位于所述第二外延层第一部分和第二部分中的第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区经由第一电极电性连接，所述半导体衬底和所述埋层经由第二电极电性连接。相对于现有技术而言，本发明专利技术提供的半导体器件及其制造方法在改善半导体器件抗静电性能的基础上简化了制造工艺。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体器件及其制造方法，更具体地，涉及半导体器件及其制造方法。
技术介绍
静电放电(ESD)是集成电路芯片与外部物体之间的电荷释放和转移现象。由于在短时间释放大量电荷，因此ESD产生的能量远高于芯片的承受能力，可能导致芯片的功能暂时失效甚至永久损坏，因此通常需要ESD保护器件来保护电子器件。可以基于多种电路结构实现具有ESD保护功能的半导体器件，图1示出现有技术提供的半导体器件的等效电路图，如图1所示，该半导体器件包括串联在输入输出端I/O和接地端GND之间的齐纳二极管DZ和第一整流二极管D1，以及连接在输入输出端I/O和接地端GND之间的第二整流二极管D2，输入输出端I/O例如是高速数据端口中的端子。在ESD保护器件的断开状态，输入输出端I/O用于数据传输。在静电释放时，路径L1或路径L2导通，该半导体器件处于导通状态，从而提供静电的放电路径。图2示出图1中半导体器件的截面图，对应于图1，其中，半导体衬底107和N型埋层106构成齐纳二极管DZ的PN结，N型外延层103和P型掺杂区101构成第一整流二极管D1的PN结，P型外延层104和N型掺杂本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底的掺杂类型为第一掺杂类型；以及位于所述半导体衬底第一表面的第一部分上的第一外延层，所述第一外延层的掺杂类型为第二掺杂类型。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底的掺杂类型为第一掺杂类型；以及位于所述半导体衬底第一表面的第一部分上的第一外延层，所述第一外延层的掺杂类型为第二掺杂类型。2.根据权利要求1所述的半导体器件，其特征在于，还包括位于所述半导体衬底中的埋层，所述埋层的掺杂类型为第二掺杂类型。3.根据权利要求2所述的半导体器件，其特征在于，还包括位于所述第一外延层第一部分中的阱区，所述阱区的掺杂类型为第一掺杂类型。4.根据权利要求3所述的半导体器件，其特征在于，还包括位于所述第一外延层上的第二外延层，所述第二外延层包括与所述阱区接触的第一部分和与所述第一外延层接触的第二部分。5.根据权利要求4所述的半导体器件，其特征在于，还包括分别位于所述第二外延层第一部分和所述第二外延层第二部分中的第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区的掺杂类型分别为第一掺杂类型和第二掺杂类型。6.根据权利要求5所述的半导体器件，其特征在于，还包括第一电极和第二电极，所述第一电极位于所述第二外延层上，用于电性连接所述第一掺杂区和所述第二掺杂区，所述第二电极位于所述半导体衬底第一表面的第二部分上，所述第二电极用于电性连接所述半导体衬底和所述埋层。7.根据权利要求6所述的半导体器件，其特征在于，还包括第三电极，所述第三电极位于所述半导体衬底的第二表面，所述第二表面和所述第一表面相对。8.根据权利要求6所述的半导体器件，其特征在于，还包括绝缘层，所述绝缘层覆盖所述半导体器件，且所述第一电极透过所述绝缘层部分裸露在外。9.根据权利要求8所述的半导体器件，其特征在于，所述绝缘层包括第一绝缘层，所述第一绝缘层覆盖所述半导体器件，所述第一电极经由穿过所述第一绝缘层的第一导电通道与所述第一掺杂区和所述第二掺杂区电性连接，所述第二电极经由穿过所述第一绝缘层的第二导电通道与所述半导体衬底和所述埋层电性连接。10.根据权利要求9所述的半导体器件，其特征在于，还包括至少一个第三掺杂区，所述第三掺杂区位于所述埋层中，所述第二电极经由穿过所述第一绝缘层的第二导电通道与所述半导体衬底和所述第三掺杂区电性连接，所述第三掺杂区的掺杂类型为第二掺杂类型。11.根据权利要求9所述的半导体器件，其特征在于，所述绝缘层还包括具有第一开口的第二绝缘层，所述第二绝缘层设置于所述第一绝缘层上，且所述第一电极经由第一开口部分裸露在外。12.根据权利要求11所述的半导体器件，其特征在于，所述绝缘层还包括具有第二开口的第三绝缘层，所述第三绝缘层设置于所述第二绝缘层上，所述第二开口和所述第一开口连通形成第一层叠开口，所述第一电极经由第一层叠开口部分裸露在外。13.根据权利要求8所述的半导体器件，其特征在于，还包括第一隔离结构，所述第一隔离结构从所述第二外延层第一部分和所述第二外延层第二部分之间延伸至所述半导体衬底中，用于隔离所述第一外延层的第一部分和所述第二外延层的第二部分。14.根据权利要求13所述的半导体器件，其特征在于，还包括第二隔离结构，所述第二隔离结构从所述第二外延层第二部分的表面延伸至所述半导体衬底中，所述第二隔离结构相对于所述第一隔离结构设置于所述第一外延层第一部分的另一侧，用于限定所述第一掺杂区与所述第二外延层第一部分之间的结面积。15.根据权利要求14所述的半导体器件，其特征在于，所述第一隔离结构和所述第二隔离结构均为隔离沟槽。16....

【专利技术属性】
技术研发人员：殷登平，王世军，姚飞，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33