半导体布局结构制造技术

本发明专利技术公开一种半导体布局结构，其包含有至少一第一信号线，以及一对低电源电位线。该第一信号线与该等低电源电位线都沿一第一方向延伸，且该等低电源电位线沿一第二方向排列，而第一方向与该第二方向彼此垂直。更重要的是，该等低电源电位线形成于该第一信号线的相对两侧。

【技术实现步骤摘要】
半导体布局结构
本专利技术涉及一种半导体布局结构，尤其是涉及一种可于半导体后段制作工艺(back-end-of-line，BEOL)中采用多重图案方法(multiplepatterning)完成的半导体布局结构。
技术介绍
在半导体集成电路的制作工艺中，集成电路的微结构的制造，需要在如半导体基材/膜层、介电材料层、或金属材料层等适当的基材或材料层中，利用如光刻及蚀刻等制作工艺形成具有精确尺寸的微小图案。为达到此一目的，现有半导体技术在一目标材料层上形成掩模层(masklayer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层可包含通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。随着集成电路的复杂化，这些微小图案的尺寸不断地减小，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlayaccuracy)的严格要求。在这一点上，分辨率被视为在预定的制造条件下用来图案化最小尺寸的影像的能力衡量值。然而，随着半导体科技不断进步至85纳米(nanometer，nm)以下，单一图案化(s本文档来自技高网...

【技术保护点】
一种半导体布局结构，包含有：至少一第一信号线，沿一第一方向延伸；以及一对低电源电位线，沿该第一方向延伸，该对低电源电位线沿一第二方向排列，且形成于该第一信号线的相对两侧，该第一方向与该第二方向彼此垂直。

【技术特征摘要】
1.一种半导体布局结构，包含有：至少一第一信号线，沿一第一方向延伸；以及一对低电源电位线，沿该第一方向延伸，该对低电源电位线沿一第二方向排列，且形成于该第一信号线的相对两侧，该第一方向与该第二方向彼此垂直。2.如权利要求1所述的半导体布局结构，还包含一对第二信号线，沿该第一方向延伸，该对第二信号线沿该第二方向排列，且形成于该第一信号线的相对两侧。3.如权利要求2所述的半导体布局结构，其中该对低电源电位线分别设置于一该第二信号线与该第一信号线之间。4.如权利要求2所述的半导体布局结构，其中该第一信号线、该对低电源电位线与该对第二信号线之间的间距彼此相同。5.如权利要求2所述的半导体布局结构，还包含一对高电源电位线，沿该第一方向延伸，该对高电源电位线沿该第二方向排列，且形成于该第一信号线的相对两侧。6.如权利要求5所述的半导体布局结构，其中该对第二信号线分别设置于一该低电源电位线与一该高电源电位线之间。7.如权利要求5所述的半导体布局结构，其中该对高电源电位线、该对第二信号线与该对低电源电位线以该第一信号线为中轴呈镜像对称。8.如权利要求1所述的半导体布局结构，还包含多个鳍片图案，且该多个鳍片图案沿该第一方向延伸。9.如权利要求8所述的半导体布局结构，其中该对低电源电位线至少与二个该鳍片图案重叠。10.如权利要求9所述的半导体布局结构，还包含一第一连线图案，沿该第二方向延伸，且该第一连线图案与重叠于该对低电源电位线的该多个鳍片图案交错。11.如权利要求10...

【专利技术属性】
技术研发人员：黄俊宪，郭有策，王淑如，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71