一种FS‑IGBT的制造方法技术

本发明专利技术提供一种FS‑IGBT的制造方法。其方法包括：在一块N型半导体衬底上外延形成N型缓冲层，外延缓冲层厚度约40um；在所形成的N+缓冲层上通过硅硅直接键合工艺键合形成支撑衬底；翻转硅片，减薄硅片至设计厚度(此厚度不包含支撑衬底的厚度)，并在减薄后的表面上完成IGBT正面工艺；清洗并翻转硅片，去除支撑衬底；刻蚀外延缓冲层至设计厚度；在减薄后的外延缓冲层外表面做B注入并淀积金属形成集电极。本发明专利技术的FS‑IGBT的制造方法，不需要专用的薄片工艺设备，与现有的常规工艺兼容，可以大大节约制备成本，FS‑IGBT的N buffer层是由外延形成，去除了常规FS‑IGBT Nbuffer制做过程中长时间的热过程，避免了此过程中因高温引发的硅片翘曲，有利于提高器件的可靠性。

A method of manufacturing the FS IGBT

The invention provides a manufacturing method of FS IGBT. The method includes: forming a N type epitaxial buffer layer in a N type semiconductor substrate, epitaxial buffer layer thickness of about 40um; in the N+ buffer layer formed on the silicon silicon direct bonding bonding forming a support substrate; flip chip, wafer thinning to design thickness (the thickness not containing a supporting substrate the thickness of IGBT, and positive) process on the surface after thinning; cleaning and removal of flip chip, supporting substrate; etching epitaxial buffer layers to design thickness; in the epitaxial buffer layer thinning after the outer surface of B injection and the deposition of metal forming collector. The manufacturing method of the invention FS IGBT, do not need special sheet process equipment, compatible with the conventional process, can greatly reduce the preparation cost, N buffer FS IGBT layer is formed by the extension of the long time, the removal of conventional FS IGBT Nbuffer in the manufacture of heat process, avoid the wafer caused by high temperature in the process of warping, is conducive to improving the reliability of the device.

【技术实现步骤摘要】
一种FS-IGBT的制造方法
本专利技术属于半导体
，具体的说涉及一种FS-IGBT(场截止型绝缘栅双极型晶体管)的制造方法。
技术介绍
绝缘栅双极型晶体管(IGBT)是一种兼具MOS场效应和双极型晶体管复合的新型功率电力器件，它兼具MOSFET器件易于驱动、控制简单、开关速度快的优点，又具有功率晶体管导通压降低，通态电流大，损耗小的优点，现已在交通、能源、工业、医学、家用电器等诸多领域广泛应用。就IGBT漂移区结构及制备方法上来讲，绝缘栅双极型晶体管主要经历了，穿通型IGBT(PT-IGBT)、非穿通型IGBT(NPT-IGBT)、场阻型IGBT(FS-IGBT)三个阶段的发展，通常地，穿通型IGBT需要载流子寿命控制技术以减小载流子的寿命，进而减小该类IGBT的关断时间以及关断损耗，但是载流子寿命控制技术会导致IGBT器件的正向导通压降呈现负的温度系数，不利于该类IGBT器件在并联系统中的应用，为了改善IGBT的性能，在穿通型IGBT的基础上提出了非穿通型IGBT(NPT-IGBT)结构，由于通过采用透明阳极技术，降低了背面P型集电区的浓度和厚度，大大减小集电区发射效率，减小关断损耗，也避免了载流子控制技术，使NPT-IGBT得正向导通压降具有正的温度系数，使大电流并联成为可能，但由于NPT-IGBT的漂移区较长，导致导通电阻和关断损耗较大，无法满足高速应用的要求。为了进一步改善IGBT器件的性能，业界提出了一种新型的IGBT结构场阻型IGBT(FS-IGBT)，FS-IGBT直接使用低电阻率N型硅片，利用衬底材料制作漂移区，在漂移区正面制备MOS结构，在漂移区另一面通过扩散或离子注入制作N型缓冲层，从而使漂移区电场呈现梯形分布，在一定耐压下大大缩减了漂移区厚度，从而降低了正向导通压降，又因采用了透明阳极的技术，保证了导通压降的正温度特性。由于FS-IGBT的P型集电区厚度小浓度低，故其发射效率低，拖尾电流小，因此其开关损耗更小，成为高速低功耗的主流器件，但是在制作低压FS-IGBT的过程中，芯片通常较薄，如耐压为600V的FS-IGBT器件，芯片厚度一般小于70um,如此薄的芯片厚度，在制备过程中极易导致硅片的变形，翘曲和碎片，硅片的大小将受到限制，良品率降低，制作成本也将大大提高，在制作过程中往往需要专门的薄片工艺，工艺复杂度难度大。
技术实现思路
本专利技术所要解决的，就是针对低压FS-IGBT制备过程中存在问题，提出了一种不需专用的薄片工艺兼容于传统IGBT制备工艺的FS-IGBT制造方法。为实现上述目的，本专利技术采用如下技术方案：一种FS-IGBT的制造方法，其特征在于，包括以下步骤：a.在一块N型半导体衬底1上外延形成N型缓冲层2，形成的N型缓冲层2厚度约40um；b.在所形成的N+缓冲层2上通过硅硅直接键合工艺键合形成支撑衬底11；c.翻转硅片，减薄后在表面上完成IGBT正面工艺：包括：形成栅氧化层3、多晶硅层4、P阱5、N+发射区6、BPSG层7以及正面金属层8；d.清洗并翻转硅片，去除支撑衬底11；e.刻蚀外延缓冲层2至需要的厚度；f.在减薄后的外延缓冲层2外表面做B注入9并淀积金属10形成集电极。本专利技术制造方法的主要关键点是：步骤a中FS-IGBT的N型缓冲层(Nbuffer)是由外延工艺形成的，步骤a中所形成的Nbuffer厚度应远大于实际设计器件Nbuffer层的厚度；步骤b中支撑衬底与buffer层是通过硅硅直接键合工艺(SDB)键合在一起的；步骤c中减薄后的硅片厚度与支撑衬底的厚度之和需满足工艺要求，保证其能够在线流片；步骤d中去除支撑衬底的方法可以先采用减薄工艺，后湿法刻蚀干法刻蚀结合精确控制减薄精度；步骤e中刻蚀外延缓冲层(Nbuffer)以干法刻蚀为主，精确控制Nbuffer层的厚度；步骤f中集电极的B注入是在外延形成的Nbuffer上进行的。本专利技术的有益效果为，该场截止型绝缘栅双极型晶体管的制造方法由于通过硅硅直接键合工艺(SDB)在IGBT制备过程中引入了支撑衬底，使在IGBT的制备过程在较厚的衬底下进行，避免了薄片工艺下硅片的翘曲、变形、碎片、以及晶圆大小受限制等问题，使FS-IGBT制备工艺兼容于常规的IGBT制备设备，可大大提高FS-IGBT制备的成品率及其可靠性，同时可降低其制备成本。附图说明图1是实施例中本专利技术FS-IGBT制造方法的工艺流程图；图2是实施例中本专利技术FS-IGBT的结构图；图3是实施例的工艺流程中一块N型硅片示意图；图4是实施例的工艺流程中N型硅片外延形成Nbuffer的示意图；图5是实施例的工艺流程中在Nbuffer上键合形成支撑衬底的示意图；图6是实施例的工艺流程中翻转减薄N型衬底的示意图；图7是实施例的工艺流程中完成正面工序后的器件结构图；图8是实施例的工艺流程中翻转、去除支撑衬底的示意图；图9是实施例的工艺流程中刻蚀减薄Nbuffer的示意图；图10是实施例的工艺流程中在Nbuffer上进行B注入的示意图；图11是实施例的工艺流程中在集电区上淀积金属，形成集电极的示意图；图12是实施例FS-IGBT传统与NPT-IGBT的击穿电压与漏电流对比图。具体实施方式下面结合附图和实施例，详细描述本专利技术的技术方案：实施例：如图1-图11所示，为本例的制造流程，包括：a.在一块电阻率为100Ω·cm的N型半导体衬底1上外延形成电阻率为1Ω·cm的N型缓冲层(Nbuffer)2，外延缓冲层厚度约40um；b.在a步所形成的N+缓冲层上通过硅硅直接键合工艺(SDB)键合形成支撑衬底11,支撑衬底厚度的选择要保证其能够在线上流通；c.翻转硅片，减薄硅片至240um(此设计厚度不包含支撑衬底的厚度)，并在减薄后的表面上完成IGBT正面工艺：包括：形成栅氧化层3、多晶硅层4、P阱5、N+发射区6、BPSG层7以及正面金属层8；具体的是：P阱5位于N型半导体衬底1中，N+发射区6位于P阱5中，栅氧化层3位于N型半导体衬底1表面和部分P阱5表面，多晶硅层4位于栅氧化层3表面，BPSG层7位于多晶硅层4表面，正面金属层8位于BPSG层7、P阱5和N+发射区6表面；d.清洗并翻转硅片，去除支撑衬底11；E.刻蚀外延缓冲层(Nbuffer)至5um；f.在减薄后的外延缓冲层外表面做B注入9剂量为7E14，并淀积金属10形成集电极。本实施例最终形成的IGBT结构如图2所示，通过tsuprem4+medici仿真并与相同耐压下的NPT-IGBT比较其漏电流特性，如图12所示，发现1400V下使用该方法制造的FS-IGBT的漏电流为0.48uA/cm2，其而NPT-IGBT漏电流为2.16uA/cm2可以看出FS-IGBT具有更好的关态损耗，即具有更好的温度特性，其正向导通特性也优于同等情况下的NPT-IGBT。本文档来自技高网...

【技术保护点】
一种FS‑IGBT的制造方法，其特征在于，包括以下步骤：a.在一块N型半导体衬底(1)上外延形成N型缓冲层(2)，形成的N型缓冲层(2)厚度约40um；b.在所形成的N+缓冲层(2)上通过硅硅直接键合工艺键合形成支撑衬底(11)；c.翻转硅片，减薄后在表面上完成IGBT正面工艺：包括：形成栅氧化层(3)、多晶硅层(4)、P阱(5)、N+发射区(6)、BPSG层(7)以及正面金属层(8)；d.清洗并翻转硅片，去除支撑衬底(11)；e.刻蚀外延缓冲层(2)至需要的厚度；f.在减薄后的外延缓冲层(2)外表面做B注入(9)并淀积金属(10)形成集电极。

【技术特征摘要】
1.一种FS-IGBT的制造方法，其特征在于，包括以下步骤：a.在一块N型半导体衬底(1)上外延形成N型缓冲层(2)，形成的N型缓冲层(2)厚度约40um；b.在所形成的N+缓冲层(2)上通过硅硅直接键合工艺键合形成支撑衬底(11)；c.翻转硅片，减薄后在表面上完成IGBT正...

【专利技术属性】
技术研发人员：陈万军，刘亚伟，陶宏，刘承芳，刘杰，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51