本发明专利技术公开了一种纯电动汽车用综合信息数据存储装置及数据存储方法，所述装置包括主控芯片、铁电存储器以及nand FLASH存储器，铁电存储器的数据总线端与主控芯片的第一数据总线接口实现信号连接，铁电存储器的地址总线端与主控芯片的地址总线接口实现信号连接，铁电存储器的输出数据使能信号端与主控芯片的第一读数据使能信号接口实现信号连接，铁电存储器的写数据使能信号端与主控芯片的第一写数据使能信号接口实现信号连接，铁电存储器的片选信号端与主控芯片的第一选择使能信号接口实现信号连接。本发明专利技术能够避免单纯采用nand FLASH存储器记录数据时写入和擦除速度慢可能引起的关键数据丢失的问题，且成本十分低廉。
【技术实现步骤摘要】
一种纯电动汽车用综合信息数据存储装置及数据存储方法
本专利技术涉及数据存储领域，具体是一种纯电动汽车用综合信息数据存储装置及数据存储方法，尤其是利用铁电存储器和nand存储器构建两级存储架构实现的纯电动汽车用综合信息数据存储装置，并以此实现数据存储的方法。
技术介绍
纯电动汽车是新能源汽车发展的重要方向。国家鼓励在纯电动汽车上安装综合信息数据存储装置来记录纯电动汽车的运行状况，以为事故责任鉴定、实际行驶里程鉴定等工作提供依据。目前，公知的纯电动汽车用综合信息数据存储装置采用nandflash存储数据。nand存储器以块为单元进行写入和擦除操作，速度较慢，当汽车在遇到剧烈碰撞等严重的事故时有可能破坏nandFLASH的供电，使得整块的存储数据不能正常地写入nandFLASH存储器中，造成关键数据丢失。
技术实现思路
为了克服现有技术的不足，本专利技术提出一种纯电动汽车用综合信息数据存储装置及数据存储方法，解决了现有的纯电动汽车综合信息数据存储装置使用nandFLASH存储数据以块为单元进行写入和擦除操作，速度较慢，导致在汽车在遇到剧烈碰撞等严重的事故时，有可能破坏nandFLASH的供电，使得整块的存储数据不能正常的写入nandFLASH存储器，造成关键数据丢失的问题。本专利技术为实现上述目的，采用以下技术方案实现：一种纯电动汽车用综合信息数据存储装置，包括主控芯片、铁电存储器以及nandFLASH存储器，铁电存储器的数据总线端与主控芯片的第一数据总线接口实现信号连接，铁电存储器的地址总线端与主控芯片的地址总线接口实现信号连接，铁电存储器的输出数据使能信号端与主控芯片的第一读数据使能信号接口实现信号连接，铁电存储器的写数据使能信号端与主控芯片的第一写数据使能信号接口实现信号连接，铁电存储器的片选信号端与主控芯片的第一选择使能信号接口实现信号连接；nandFLASH存储器的数据总线接入端与主控芯片的第二数据总线接口实现信号连接，nandFLASH存储器的片选信号接入端与主控芯片的第二选择使能信号接口实现信号连接，nandFLASH存储器的写数据使能信号接入端与主控芯片的第二写数据使能信号接口实现信号连接，nandFLASH存储器的读数据使能信号接入端与主控芯片的第二读数据使能信号接口实现信号连接，nandFLASH存储器的指令锁存信号输入端与主控芯片的指令锁存信号输出端实现信号连接，nandFLASH存储器的地址锁存使能信号输入端与主控芯片的地址锁存使能信号输出端实现信号连接；主控芯片的CAN总线接口连接至CAN总线，用于读取纯电动汽车综合信息数据。进一步地，作为优选技术方案，所述nandFLASH存储器的状态指示信号输入端与主控芯片的状态信号输出端实现信号连接。一种采用上述纯电动汽车用综合信息数据存储装置实现数据存储的方法，包括以下步骤：（a）主控芯片从CAN总线上获取纯电动汽车综合信息数据，并将这些数据先写入到铁电存储器4中；(b)当主控芯片不需要写入或者读取纯电动汽车综合信息数据时，主控芯片将铁电存储器中存储的数据写入到nandFLASH存储器5中。进一步地，作为优选技术方案，所述步骤（a）的具体过程为：（a1）主控芯片从CAN总线上获取纯电动汽车综合信息数据，并将这些数据先写入到铁电存储器中从0地址开始的顺序存储空间；（a2）主控芯片将铁电存储器中存储这些数据的顺序存储空间所对应的地址空间标记为“非空白”，而将铁电存储器中未存储数据的所有存储空间所对应的地址空间标记为“空白”。进一步地，作为优选技术方案，所述步骤（b）的具体过程为：（b1）当主控芯片不需要写入或者读取纯电动汽车综合信息数据时，主控芯片将铁电存储器中标记为“非空白”的存储空间的数据写入到nandFLASH存储器中；（b2）写操作结束后，将铁电存储器中写入的数据所对应的存储区域重置为“空白”。本专利技术与现有技术相比，具有以下优点及有益效果：本专利技术通过利用铁电存储器作为nandFLASH的缓冲存储器，构建两级存储体系，即使汽车在遇到剧烈碰撞等严重的事故时，破坏了nandFLASH存储器的供电，也可先将纯电动汽车综合信息数据写入到读写速度快的铁电存储器中，保证数据记录的及时性，避免了单纯采用nandFLASH存储器记录数据时写入和擦除速度慢可能引起的关键数据丢失的问题，且相比于全部使用铁电存储器记录而言，成本相对十分低廉。附图说明图1为本专利技术的电路原理图；图2为本专利技术的数据存储流程图。图中附图标记对应的名称为：1、系统的电源，2、系统的地，3、主控芯片，4、铁电存储器，5、nandFLASH存储器，6、数据总线端，7、第一数据总线接口，8、地址总线端，9、地址总线接口，10、输出数据使能信号端，11、第一读数据使能信号接口，12、写数据使能信号端，13、第一写数据使能信号接口，14、片选信号端，15、第一选择使能信号接口，16、数据总线接入端，17、第二数据总线接口，18、片选信号接入端，19、第二选择使能信号接口，20、写数据使能信号接入端，21、第二写数据使能信号接口，22、读数据使能信号接入端，23、第二读数据使能信号接口，24、指令锁存信号输入端，25、指令锁存信号输出端，26、地址锁存使能信号输入端，27、地址锁存使能信号输出端，28、状态指示信号输入端，29、状态信号输出端，30、CAN总线接口。具体实施方式下面结合实施例对本专利技术作进一步地详细说明，但本专利技术的实施方式不限于此。实施例：如图1所示，本实施例所述的一种纯电动汽车用综合信息数据存储装置，包括主控芯片3、铁电存储器4以及nandFLASH存储器5，系统的电源1和系统的地2为系统的各个芯片供电，铁电存储器4的数据总线端6与主控芯片3的第一数据总线接口7实现信号连接，铁电存储器4的地址总线端8与主控芯片3的地址总线接口9实现信号连接，铁电存储器4的输出数据使能信号端10与主控芯片3的第一读数据使能信号接口11实现信号连接，铁电存储器4的写数据使能信号端12与主控芯片3的第一写数据使能信号接口13实现信号连接，铁电存储器4的片选信号端14与主控芯片3的第一选择使能信号接口15实现信号连接；本实施例的nandFLASH存储器5的数据总线接入端16与主控芯片3的第二数据总线接口17实现信号连接，nandFLASH存储器5的片选信号接入端18与主控芯片3的第二选择使能信号接口19实现信号连接，nandFLASH存储器5的写数据使能信号接入端20与主控芯片3的第二写数据使能信号接口21实现信号连接，nandFLASH存储器5的读数据使能信号接入端22与主控芯片3的第二读数据使能信号接口23实现信号连接，nandFLASH存储器5的指令锁存信号输入端24与主控芯片3的指令锁存信号输出端25实现信号连接，nandFLASH存储器5的地址锁存使能信号输入端26与主控芯片3的地址锁存使能信号输出端27实现信号连接；本实施例的主控芯片3的CAN总线接口30连接至CAN总线，用于读取纯电动汽车综合信息数据。本实施例的nandFLASH存储器5的状态指示信号输入端28与主控芯片3的状态信号输出端29实现信号连接，这里的状态主要是指nandFLASH存储器5处于就绪状态还是忙状态。本实施例可采用下述方本文档来自技高网...
【技术保护点】
一种纯电动汽车用综合信息数据存储装置，其特征在于，包括主控芯片（3）、铁电存储器（4）以及nand FLASH存储器（5），铁电存储器（4）的数据总线端（6）与主控芯片（3）的第一数据总线接口（7）实现信号连接，铁电存储器（4）的地址总线端（8）与主控芯片（3）的地址总线接口（9）实现信号连接，铁电存储器（4）的输出数据使能信号端（10）与主控芯片（3）的第一读数据使能信号接口（11）实现信号连接，铁电存储器（4）的写数据使能信号端（12）与主控芯片（3）的第一写数据使能信号接口（13）实现信号连接，铁电存储器（4）的片选信号端（14）与主控芯片（3）的第一选择使能信号接口（15）实现信号连接；nand FLASH存储器（5）的数据总线接入端（16）与主控芯片（3）的第二数据总线接口（17）实现信号连接，nand FLASH存储器（5）的片选信号接入端（18）与主控芯片（3）的第二选择使能信号接口（19）实现信号连接，nand FLASH存储器（5）的写数据使能信号接入端（20）与主控芯片（3）的第二写数据使能信号接口（21）实现信号连接，nand FLASH存储器（5）的读数据使能信号接入端（22）与主控芯片（3）的第二读数据使能信号接口（23）实现信号连接，nand FLASH存储器（5）的指令锁存信号输入端（24）与主控芯片（3）的指令锁存信号输出端（25）实现信号连接，nand FLASH存储器（5）的地址锁存使能信号输入端（26）与主控芯片（3）的地址锁存使能信号输出端（27）实现信号连接；主控芯片（3）的CAN总线接口（30）连接至CAN总线，用于读取纯电动汽车综合信息数据。...
【技术特征摘要】
1.一种纯电动汽车用综合信息数据存储装置，其特征在于，包括主控芯片（3）、铁电存储器（4）以及nandFLASH存储器（5），铁电存储器（4）的数据总线端（6）与主控芯片（3）的第一数据总线接口（7）实现信号连接，铁电存储器（4）的地址总线端（8）与主控芯片（3）的地址总线接口（9）实现信号连接，铁电存储器（4）的输出数据使能信号端（10）与主控芯片（3）的第一读数据使能信号接口（11）实现信号连接，铁电存储器（4）的写数据使能信号端（12）与主控芯片（3）的第一写数据使能信号接口（13）实现信号连接，铁电存储器（4）的片选信号端（14）与主控芯片（3）的第一选择使能信号接口（15）实现信号连接；nandFLASH存储器（5）的数据总线接入端（16）与主控芯片（3）的第二数据总线接口（17）实现信号连接，nandFLASH存储器（5）的片选信号接入端（18）与主控芯片（3）的第二选择使能信号接口（19）实现信号连接，nandFLASH存储器（5）的写数据使能信号接入端（20）与主控芯片（3）的第二写数据使能信号接口（21）实现信号连接，nandFLASH存储器（5）的读数据使能信号接入端（22）与主控芯片（3）的第二读数据使能信号接口（23）实现信号连接，nandFLASH存储器（5）的指令锁存信号输入端（24）与主控芯片（3）的指令锁存信号输出端（25）实现信号连接，nandFLASH存储器（5）的地址锁存使能信号输入端（26）与主控芯片（3）的地址锁存使能信号输出端（27）实现信号连接；主控芯片（3）的CAN总线接口（30）连接至CAN总...
【专利技术属性】
技术研发人员：张涛，杨建利，周洋，
申请(专利权)人：鸿秦北京科技有限公司，
类型：发明
国别省市：北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。