一种薄膜晶体管阵列基板及其制造方法技术

本发明专利技术涉及一种薄膜晶体管阵列基板及其制造方法，属于显示设备技术领域。本发明专利技术的薄膜晶体管阵列基板其制造过程中利用光刻图案化金属膜形成VDD线及VSS线，并在底板上生长覆盖金属膜的第一绝缘层，由此使得VDD线和VSS线均在第一次光刻完成，并埋设在所有的绝缘层的下面，从而有效防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，大幅提升了产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，适用于分辨率更高的显示设备，且本发明专利技术的薄膜晶体管阵列基板结构简单，其制造方法也相对简便，应用范围广泛。

Thin film transistor array substrate and manufacturing method thereof

The invention relates to a thin film transistor array substrate and a manufacturing method thereof, belonging to the technical field of display devices. The formation of VDD line and VSS line using the patterned metal film lithography thin film transistor array substrate of the invention in the manufacturing process, and the growth of the first insulating layer covering the metal film on the bottom plate, which makes the VDD and VSS lines were completed in the first lithography, which is buried in the all insulation layer below, so as to effectively prevent VDD line and VSS line directly exposed to the air or direct contact with Frit glue, greatly improving the product yield and reliability, but also can provide space for the power line arrangement of the wide application of the display device in high resolution, thin film transistor array substrate of the invention has the advantages of simple structure and its manufacturing method. Relatively simple, wide application range.

【技术实现步骤摘要】
一种薄膜晶体管阵列基板及其制造方法
本专利技术涉及显示设备
，特别涉及发光二极管显示器
，具体是指一种薄膜晶体管阵列基板及其制造方法。
技术介绍
在现有的薄膜晶体管(TFT)阵列基板结构中，如图1所示，靠近COG(ChipOnGlass)侧的电路中，VDD线11和VSS线13(VSSout)、14(VSSin)均用数据线所在金属层布线，因为frit(玻璃料)胶12下方及周围不能有有机膜存在，所以VDD线11和VSS线13、14直接和Frit胶12接触，或者直接暴露在空气中，容易受后续加工的影响，从而影响产品可靠性。同时，VDD线为OLED器件的电源，随分辨率的提升，像素尺寸变小，工艺要求希望VDD电源线越宽越好，但现有的TFT基板中没有足够的空间排布VDD线。
技术实现思路
本专利技术的目的是克服了上述现有技术中的缺点，提供一种利用增加一次光刻工艺，将VDD线和VSS线均在第一次光刻完成，埋在所有的绝缘层的下面，防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，从而提升产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，很适用于分辨率更高的显示设备，且结构简单，制造方法相对简便的薄膜晶体管阵列基板及其制造方法。为了实现上述的目的，本专利技术的薄膜晶体管基板具有如下构成：该薄膜晶体管基板包括底板、金属膜、第一绝缘层、半导体层、第二绝缘层、第一金属层、第三绝缘层和第二金属层。其中，金属膜形成于所述的底板之上，作为下电极，并图案化形成的VDD线及VSS线。第一绝缘层形成于底板之上并覆盖所述的金属膜。半导体层形成于所述的第一绝缘层之上，具有图案化形成的第一薄膜晶体管源极和第二薄膜晶体管的源极。第二绝缘层形成于所述的第一绝缘层和所述的半导体层之上。第一金属层作为栅极金属及上电极，并图案化形成的第一薄膜晶体管栅极以及第二薄膜晶体管的栅极和漏极。第三绝缘层形成于所述的第一金属层之上，该第三绝缘层上开设有第一连接孔、第二连接孔、第三连接孔和第四连接孔，所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极；所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极；所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极。第二金属层形成于所述的第三绝缘层之上，具有图案化形成的数据线，所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；该数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管源极。该薄膜晶体管基板还包括形成于所述的第二金属层之上的平坦化层，在该平坦化层上与所述的第四连接孔对应的位置上设置有暴露出连接第二薄膜晶体管源极的数据线的开孔。该薄膜晶体管基板还包括形成于所述的平坦化层之上的第三金属层作为OLED阳极，通过所述的数据线连接所述的第二薄膜晶体管源极。该薄膜晶体管基板中，所述的第一薄膜晶体管为开关薄膜晶体管，所述的第二薄膜晶体管为驱动薄膜晶体管。该薄膜晶体管基板中，所述的半导体层为多晶硅层。本专利技术还提供了一种薄膜晶体管阵列基板的制造方法，该方法包括以下步骤：(1)在底板上生长一层金属膜形成下电极、图案化的VDD线及VSS线；(2)在所述的底板和所述的金属膜之上生长第一绝缘层；(3)在所述的第一绝缘层上生长半导体层，并将该半导体层图案化形成第一薄膜晶体管源极和第二薄膜晶体管的源极；(4)在所述的第一绝缘层和所述的半导体层上生长第二绝缘层；(5)在所述的第二绝缘层上生长第一金属层作为栅极金属及上电极，并将该第一金属层图案化形成第一薄膜晶体管栅极以及第二薄膜晶体管的栅极和漏极；(6)在所述的第一金属层上生长第三绝缘层，并在该第三绝缘层上开设第一连接孔、第二连接孔、第三连接孔和第四连接孔，所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极；所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极；所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极；(7)在所述的第三绝缘层上生长第二金属层，并图案化该第二金属层形成数据线，所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；该数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管源极，并利用该数据线向存贮电容写入数据电压。该薄膜晶体管阵列基板的制造方法中，还包括以下步骤：(8)在所述的第二金属层上生长有机膜作为平坦化层，在该平坦化层中与所述的第四连接孔对应的位置上开设开孔，以暴露出连接第二薄膜晶体管源极的数据线。该薄膜晶体管阵列基板的制造方法中，所述的步骤(8)具体包括以下步骤：(81)在所述的第二金属层上生长有机膜作为平坦化层；(82)利用显影方法将位于所述的第四连接孔对应的位置上的部分平坦化层去除，形成暴露出连接第二薄膜晶体管的源极的数据线的开孔。该薄膜晶体管阵列基板的制造方法中，还包括以下步骤：(9)在所述的平坦化层上生长第三金属层作为OLED阳极，该第三金属层通过所述的数据线连接所述的第二薄膜晶体管源极。该薄膜晶体管阵列基板的制造方法中，所述的步骤(3)具体包括以下步骤：(31)在所述的第一绝缘层上生长非晶硅层；(32)通过准分子激光晶化或热退火方法使所述的非晶硅层形成多晶硅层；(33)图案化所述的多晶硅层形成第一薄膜晶体管的源极和第二薄膜晶体管的源极。采用了该专利技术的薄膜晶体管阵列基板及其制造方法，由于其利用光刻图案化金属膜形成VDD线及VSS线，并在金属膜上生长第一绝缘层，由此使得VDD线和VSS线均在第一次光刻完成，埋在所有的绝缘层的下面，从而有效防止VDD线和VSS线直接暴露在空气中或和Frit胶直接接触，大幅提升了产品良率和性能可靠性，同时又能够为排布更宽的电源线提供空间，适用于分辨率更高的显示设备，且本专利技术的薄膜晶体管阵列基板结构简单，其制造方法也相对简便，应用范围广泛。附图说明图1为现有技术中的薄膜晶体管阵列基板的结构示意图。图2为本专利技术的薄膜晶体管阵列基板的结构示意图。图3a为本专利技术的薄膜晶体管阵列基板制造过程中形成VDD线的示意图。图3b为本专利技术的薄膜晶体管阵列基板制造过程中形成多晶硅层的示意图。图3c为本专利技术的薄膜晶体管阵列基板制造过程中形成栅极金属的示意图。图3d为本专利技术的薄膜晶体管阵列基板制造过程中形成接触连接孔的示意图。图3e为本专利技术的薄膜晶体管阵列基板制造过程中形成数据线金属的示意图。图3f为本专利技术的薄膜晶体管阵列基板制造过程中形成阳极接触开孔的示意图。图3g为本专利技术的薄膜晶体管阵列基板制造过程中形成OLED阳极的示意图。图4为本专利技术的薄膜晶体管阵列基板中VDD线和驱动TFT漏极连接方式的示意图。图5为本专利技术的薄膜晶体管阵列基板与FPC柔性印刷电路板连接方式的示意图。图6为本专利技术的薄膜晶体管阵列基板中VSS线和本文档来自技高网...

【技术保护点】
一种薄膜晶体管基板，其特征在于，包括：底板；金属膜，形成于所述的底板之上，具有下电极、图案化形成的VDD线及VSS线；第一绝缘层，形成于所述的底板之上并覆盖所述的金属膜；半导体层，形成于所述的第一绝缘层之上，具有图案化形成的第一薄膜晶体管的源极和第二薄膜晶体管的源极；第二绝缘层，形成于所述的第一绝缘层和所述的半导体层之上；第一金属层，具有上电极、图案化形成的第一薄膜晶体管的栅极、以及第二薄膜晶体管的栅极和漏极；第三绝缘层，形成于所述的第一金属层之上，该第三绝缘层上开设有第一连接孔、第二连接孔、第三连接孔和第四连接孔；所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极，所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极，所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极；第二金属层，形成于所述的第三绝缘层之上，具有图案化形成的数据线；所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；所述的数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管的源极。...

【技术特征摘要】
1.一种薄膜晶体管基板，其特征在于，包括：底板；金属膜，形成于所述的底板之上，具有下电极、图案化形成的VDD线及VSS线；第一绝缘层，形成于所述的底板之上并覆盖所述的金属膜；半导体层，形成于所述的第一绝缘层之上，具有图案化形成的第一薄膜晶体管的源极和第二薄膜晶体管的源极；第二绝缘层，形成于所述的第一绝缘层和所述的半导体层之上；第一金属层，具有上电极、图案化形成的第一薄膜晶体管的栅极、以及第二薄膜晶体管的栅极和漏极；第三绝缘层，形成于所述的第一金属层之上，该第三绝缘层上开设有第一连接孔、第二连接孔、第三连接孔和第四连接孔；所述的第一连接孔暴露所述的半导体层上第一薄膜晶体管源极，所述的第二连接孔暴露所述的第一薄膜晶体管源极和第二薄膜晶体管的栅极，所述的第三连接孔暴露所述的VDD线及第二薄膜晶体管的漏极，所述的第四连接孔暴露所述的半导体层上第二薄膜晶体管源极；第二金属层，形成于所述的第三绝缘层之上，具有图案化形成的数据线；所述的数据线通过所述的第一连接孔连接所述的第一薄膜晶体管源极；所述的数据线通过所述的第二连接孔电性连接所述的第一薄膜晶体管源极与第二薄膜晶体管的栅极；所述的数据线通过所述的第三连接孔电性连接所述的VDD线及第二薄膜晶体管的漏极；所述的数据线通过所述的第四连接孔连接所述的第二薄膜晶体管的源极。2.根据权利要求1所述的薄膜晶体管基板，其特征在于，还包括：平坦化层，形成于所述的第二金属层之上，在该平坦化层中与所述的第四连接孔对应的位置上设置有开孔，以暴露出连接第二薄膜晶体管的源极的数据线。3.根据权利要求2所述的薄膜晶体管基板，其特征在于，还包括：第三金属层，形成于所述的平坦化层之上，作为OLED阳极，通过所述的数据线连接所述的第二薄膜晶体管的源极。4.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述的第一薄膜晶体管为开关薄膜晶体管，所述的第二薄膜晶体管为驱动薄膜晶体管。5.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述的半导体层为多晶硅层。6.一种薄膜晶体管阵列基板的制造方法，其特征在于，所述的方法包括以下步骤：(1)在底板上生长一层金属膜形成下电极、图案化的VDD线及VSS线；(2)在所述的底板和所述的金属膜之上生长第一绝缘层；(3)在所述的第一绝缘层上生长半导体层，并将该半导体层图案化形成第一薄膜晶体管的源极和第二薄膜晶体管的...

【专利技术属性】
技术研发人员：汪梅林，储培鸣，
申请(专利权)人：上海和辉光电有限公司，
类型：发明
国别省市：上海,31