半导体装置及其制造方法制造方法及图纸

本公开提供一种半导体装置及其制造方法。半导体装置的制造方法中，形成掺杂第一掺杂物的一掺杂层于一基底上。形成一半导体层于掺杂层上。通过至少图案化半导体层及掺杂层而形成一鳍结构，使鳍结构包括具有半导体层的沟道区及具有掺杂层的阱区。形成一隔离绝缘层，使鳍结构的沟道区突出于隔离绝缘层，而鳍结构的阱区埋入于隔离绝缘层内。形成一栅极结构于部分的鳍结构及隔离绝缘层上方。半导体层至少为掺杂的硅层及未掺杂的硅层的其中之一者。

Semiconductor device and method of manufacturing the same

The present invention provides a semiconductor device and a method of manufacturing the same. In a manufacturing method of a semiconductor device, a doped layer doped with a first dopant is formed on a substrate. A half conductor layer is formed on the doped layer. A fin structure is formed by at least patterning the semiconductor layer and the doped layer, so that the fin structure includes a channel region having a semiconductor layer and a well region having a doped layer. A isolation insulating layer is formed so that the channel region of the fin structure protrudes from the isolation insulating layer, and the well structure of the fin structure is buried in the isolation insulating layer. A grid structure is formed on the part of the fin structure and the isolation insulating layer. The semiconductor layer is at least one of the doped silicon layer and one of the undoped silicon layer.

【技术实现步骤摘要】
半导体装置及其制造方法
本公开涉及一种半导体集成电路，且特别涉及一种具有鳍式结构的半导体装置及其制造方法。
技术介绍
当半导体工业寻求更高装置密度、更高效能及更低成本而已进展至纳米技术工艺世代，制造与设计问题的双重挑战，发展出三维设计，例如鳍式场效晶体管(FinFET)。FinFET装置通常包括具有纵宽比半导体鳍部，其内形成有半导体晶体管装置的沟道区及源极/漏极区。一栅极沿着其侧边形成于鳍结构上方(例如，包覆)，利用增加沟道区及源极/漏极区的表面积的优点产生更快速、更可靠以及较佳控制的半导体晶体管装置。
技术实现思路
根据一些实施例，本公开提供一种半导体装置的制造方法，包括︰形成掺杂一第一掺杂物的一掺杂层于一基底内；形成一半导体层于掺杂层上；通过至少图案化半导体层及掺杂层，以形成一鳍结构，使鳍结构包括具有半导体层的一沟道区及具有掺杂层的一阱区；形成一隔离绝缘层，使鳍结构的沟道区突出于该隔离绝缘层，而鳍结构的阱区埋入于隔离绝缘层内；以及形成一栅极结构于部分的鳍结构及隔离绝缘层上方。半导体层为一掺杂的硅层及一未掺杂的硅层的其中的至少一者。根据一些实施例，本公开提供一种半导体装置的制造方法，包括︰形成用于p型阱的一第一掺杂层于一基底内，第一掺杂层包括一第一掺杂物；形成用于n型阱的一第二掺杂层于基底内，第二掺杂层包括一第二掺杂物；形成一半导体层于基底的第一掺杂层及该第二掺杂层的上方；通过图案化半导体层及第一掺杂层以形成一第一鳍结构，且通过图案化半导体层及第二掺杂层以形成一第二鳍结构；形成一隔离绝缘层，使第一鳍结构及第二鳍结构的上部突出于隔离绝缘层，且第一鳍结构及第二鳍结构的下部埋入于隔离绝缘层内；以及形成一栅极结构于第一鳍结构及第二鳍结构的其中至少一者上方。半导体层为一掺杂的硅层及一未掺杂的硅层的其中的至少一者。根据一些实施例，本公开提供一种半导体装置，具有一鳍式场效晶体管，且半导体装置包括︰一鳍结构，包括掺杂一第一掺杂物的一阱层及一沟道层；一隔离绝缘层，其中鳍结构的沟道层突出于隔离绝缘层，而阱层埋入于隔离绝缘层内；以及一栅极结构，设置于至少一部分的沟道层及隔离绝缘层上方。在鳍结构内，第一掺杂物沿一深度方向的浓度非对称于对应第一掺杂物的峰值浓度的位置。附图说明图1绘示出根据本公开一些实施例的具有鳍结构的半导体场效晶体管(FET)装置。图2至图13绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤顺序。图14及图15绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤。图16及图17绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤。图18及图19绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤。图20至图28绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤顺序。图29绘示出鳍结构于不同深度的掺杂浓度。图30绘示出鳍结构于不同深度的掺杂浓度。其中，附图标记说明如下：10、12、14、950、1650、1850、2450鳍结构102、1300、1700、1900、2800鳍式场效晶体管(FinFET)装置105、205、1405、1605、1805、2005基底120阻挡层160、1260、1660、1860沟道区165、1265、1665、1865阱区210、525、1510、2125外延层315、630、1415、1615、1815、2015、2130掺杂层420、1620、1820掺杂的外延层735、2235掩模层835、2335掩模图案955曲面形状1055、1655、1855、2555隔离绝缘层1365、1765、1965、2865界面层1370、1770、1970、2870栅极介电层1375、1775、1975、2875功函数调整层1380、1780、1980、2880栅极电极2905线2910、3005、3010、3015、3020曲线2920掺杂浓度h高度S间距t、tSTI、T1、T2、T3厚度W宽度具体实施方式可理解的是以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化本公开内容。当然，这些仅为范例说明并非用以限定本专利技术。举例来说，元件的尺寸大小并未局限于以下公开的范围或数值，但取决于工艺条件及/或所需的装置特性。再者，若是以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。为了达到简化及明确目的，各种不同的特征部件可任意地依不同的尺寸比例绘示。再者，在空间上的相关用语，例如＂之下＂、＂下方＂、＂下＂、＂上方＂、＂上＂等等在此处是用以容易表达出本说明书中所绘示的附图中元件或特征部件与另外的元件或特征部件的关系。这些空间上的相关用语除了涵盖附图所绘示的方位外，还涵盖装置于使用或操作中的不同方位。此装置可具有不同方位(旋转90度或其他方位)且此处所使用的空间上的相关符号同样有相应的解释。另外，＂由…制成＂的用语也意指＂包括＂或＂由…组成＂。在本公开的一实施例中，一FinFET包括一结构用以抑制FinFET的阱区的杂质扩散进入FinFET的沟道区。举例来说，如图1所示，一FinFET装置102包括一阱区165、一阻挡层120及设置于阱区165上方的一沟道区160。在一实施例中，阻挡层120包括碳化硅(SiC)或含碳的硅(Si)化合物。阻挡层120可外延成长于一基底105的一表面上方。举例来说，阻挡层120可于制造FinFET装置102所进行的热操作步骤期间，抑制掺杂于阱区165内的杂质扩散进入沟道区160。尽管在一些实施例中阻挡层为由外延成长所形成的材料层，然而在其他实施例中，阻挡层包括注入基底105的共注入(co-implantation)掺杂物。FinFET装置102包括鳍结构10、12及14。然而，鳍结构的数量并不限于三个。鳍结构的数量可为一个、二个、四个、五个或更多个。图2至图13绘示出根据本公开一些实施例的制造具有鳍结构的半导体FET装置的操作步骤顺序。然而并非所绘示的所有部件都是必需的，且一或多个实施中可包括未绘示于附图中的额外部件。可在不脱离本公开的精神和范围内，部件排置及类型当可作各种不同更动。可提供额外的部件、不同的部件及/或些许的部件。再者，可改变操作步骤顺序。在图2中，一外延层210外延成长于一基底205的一表面上。外延层210将于后续作为一阻挡层且包括对阱区内杂质具有阻挡特性的材料。举例来说，外延层210可为含碳的硅化合物或是碳化硅(SiC)。外延层210具有一厚度t，其在2nm至30nm的范围。在一些实施例中，外延层210具有一厚度t，其在2nm至10nm的范围。举例来说，基底205为p型硅基底，具有一掺杂浓度，其约在1×1015cm-3至1×1018cm-3的范围。在其他实施例中，基底205为n型硅基底，具有一掺杂浓度，其约在1×1015cm-3至1×1018本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括︰形成掺杂一第一掺杂物的一掺杂层于一基底内；形成一半导体层于该掺杂层上；通过至少图案化该半导体层及该掺杂层，以形成一鳍结构，使该鳍结构包括具有该半导体层的一沟道区及具有该掺杂层的一阱区；形成一隔离绝缘层，使该鳍结构的该沟道区突出于该隔离绝缘层，而该鳍结构的该阱区埋入于该隔离绝缘层内；以及形成一栅极结构于部分的该鳍结构及该隔离绝缘层上方；其中该半导体层为一掺杂的硅层及一未掺杂的硅层的其中的至少一者。

【技术特征摘要】
2015.10.28 US 62/247,692;2016.04.11 US 15/096,0041.一种半导体装置的制造方法，包括︰形成掺杂一第一掺杂物的一掺杂层于一基底内；形成一半导体层于该掺杂层上；通过至少图案化该半导体层及该掺杂层，以形成一鳍结构，使该鳍结构包括具有该半导体层的一沟道区及具有该掺杂层的一阱区；形成一隔离绝缘层，使该鳍结构的该沟道区突出于该隔离绝缘层，而该鳍结构的该阱区埋入于该隔离绝缘层内；以及形成一栅极结构于部分的该鳍结构及该隔离绝缘层上方；其中该半导体层为一掺杂的硅层及一未掺杂的硅层的其中的至少一者。2.如权利要求1所述的半导体装置的制造方法，其中形成该掺杂层包括注入该第一掺杂物于该基底内。3.如权利要求2所述的半导体装置的制造方法，其中该第一掺杂物包括碳、氮及氟的其中至少一者。4.如权利要求1所述的半导体装置的制造方法，其中在该鳍结构内，该第一掺杂物沿一深度方向的浓度非对称于对应该第一掺杂物的峰值浓度的位置。5.一种半导体装置的制造方法，包括︰形成用于p型阱的一第一掺杂层于一基底内，该第一掺杂层包括一第一掺杂物；形成用于n型阱的一第二掺杂层于该基底内，该第二掺杂层包括一第二掺杂物；形成一半导体层于该基底的该第一掺杂层及该第二掺杂层的上方；通过图案化该半导体层及该第一掺...

【专利技术属性】
技术研发人员：吴育昇，蔡振华，陈豪育，宋家玮，曹志彬，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71