半导体结构及其形成方法技术

一种半导体结构及其形成方法，本发明专利技术去除靠近所述第一凹槽的部分第一掩膜，形成露出部分第一鳍部和部分第二鳍部的第一开口，通过填充所述第一凹槽和第一开口形成第一隔离结构，因此第一隔离结构不仅能够实现所述第一鳍部和第二鳍部之间的电隔离，还能够覆盖所述第一鳍部和所述第二鳍部的部分顶部表面。因此第一鳍部和第二鳍部靠近第一凹槽的顶部表面不会在形成应力层的过程中受损，从而能够改善所形成应力层的形貌，因此提高了所形成半导体结构的性能，提高器件制造良品率。

Semiconductor structure and method of forming the same

A semiconductor structure and forming method of the invention, removing the first mask portion adjacent to the first groove, forming a first opening exposing the first part of the fin and the fin part second, by filling in the first groove and the first opening formed the first isolation structure, so the isolation structure can not only realize the electrical isolation between the first fin and the fin second, can also be part of the top surface covering the first fin and the fin portion second. So the first fin and the second fin near the top surface of the first groove will not be damaged in the process of layer formation, which can improve the surface layer should be formed, thus forming a semiconductor structure to improve performance, improve manufacturing yield.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。位于栅极结构两侧鳍部内的源区和漏区被称为抬升的源区和漏区(Raisedsourceanddrain)。随着半导体器件尺寸的不断缩小，形成抬升的源区和漏区的工艺难度增大，而且以应力层形成晶体管的源区和漏区性能不良。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，以改善所形成鳍式场效应晶体管的性能，提高可靠性。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：形成基底，所述基底表面形成有相邻的第一鳍部和第二鳍部，所述第一鳍部和第二鳍部之间形成有第一凹槽；在所述第一鳍部和第二鳍部的上表面形成第一掩膜；去除靠近所述第一凹槽的部分第一掩膜，形成露出部分第一鳍部和部分第二鳍部的第一开口，被剩余第一掩膜覆盖的为第一鳍部器件区和第二鳍部器件区；形成第一隔离结构，所述第一隔离结构填充于所述第一凹槽和所述第一开口；在第一隔离结构上形成伪栅结构，在所述第一鳍部器件区和第二鳍部器件区上分别形成栅极结构；在所述伪栅结构和所述栅极结构之间的第一鳍部器件区或第二鳍部器件区中形成应力层。可选的，形成基底的步骤包括：提供半导体衬底，在所述半导体衬底表面形成图形化的第二掩膜；以图形化的所述第二掩膜为掩膜，去除部分厚度的半导体衬底，形成所述基底和位于基底表面的鳍部结构；在所述鳍部结构中形成第一凹槽，所述第一凹槽将所述鳍部结构分为第一鳍部和第二鳍部；形成第一掩膜的步骤包括：所述第二掩膜被所述第一凹槽分为两个第一掩膜，分别覆盖所述第一鳍部和第二鳍部的上表面。可选的，形成基底的步骤包括：所述第一掩膜的材料为氮化硅。可选的，形成基底的步骤包括：所述第一掩膜的厚度在到范围内。可选的，形成第一开口的步骤包括：采用湿法刻蚀工艺去除靠近所述第一凹槽的部分第一掩膜以形成所述第一开口。可选的，采用湿法刻蚀工艺形成所述第一开口的步骤包括：采用磷酸湿法刻蚀工艺去除靠近所述第一凹槽的部分第一掩膜以形成所述第一开口。可选的，形成第一隔离结构的步骤包括：形成隔离材料层，所述隔离材料层的顶部表面高于剩余第一掩膜的顶部表面，且填充于所述第一凹槽和第一开口；去除所述隔离材料层顶部的部分厚度，露出剩余第一掩模的顶部表面，以形成所述第一隔离结构。可选的，形成所述第一隔离结构的步骤包括：采用化学机械研磨的方式去除所述隔离材料层顶部的部分厚度以形成第一隔离结构。可选的，形成隔离材料层的步骤包括：采用流体化学气相沉积工艺形成所述隔离材料层。可选的，所述隔离材料层还填充于所述第一鳍部和第二鳍部的两侧；在形成第一隔离结构的步骤之后，在所述第一隔离结构上形成伪栅结构的步骤之前，所述形成方法还包括：去除所述第一鳍部和第二鳍部两侧隔离材料层的部分厚度，以露出所述第一鳍部和第二鳍部的侧面，形成第二隔离结构。可选的，形成第二隔离结构的步骤包括：形成覆盖所述第一隔离结构的第三掩膜；采用回刻工艺去除所述第一鳍部和第二鳍部两侧隔离材料层的部分厚度，露出所述第一鳍部和第二鳍部的侧面，形成第二隔离结构。可选的，所述第三掩膜还覆盖部分第一掩膜表面。可选的，所述第三掩膜为光刻胶。可选的，在形成第一隔离结构的步骤之后，在第一隔离结构上形成伪栅结构的步骤之前，所述形成方法还包括：降低所述第一隔离结构的高度。可选的，形成伪栅结构的步骤中，所述伪栅结构包括伪栅以及位于伪栅两侧的伪栅侧墙；所述伪栅侧墙还覆盖所述第一隔离结构的侧壁。相应的，本专利技术还提供一种半导体结构，包括：基底，所述基底表面形成有相邻的第一鳍部和第二鳍部；位于所述第一鳍部和第二鳍部之间的第一隔离结构，所述第一隔离结构还覆盖所述第一鳍部和第二鳍部的部分上表面，未被所述第一隔离结构覆盖第一鳍部为第一鳍部器件区和未被所述第一隔离结构覆盖的第二鳍部为第二鳍部器件区；位于第一隔离结构上的伪栅结构；位于第一鳍部器件区和第二鳍部器件区上的栅极结构；位于所述伪栅结构和所述栅极结构之间的第一鳍部器件区或第二鳍部器件区中的应力层。可选的，所述半导体结构还包括位于所述第一鳍部和第二鳍部两侧的第二隔离结构，所述第二隔离结构的顶部表面低于所述第一鳍部和第二鳍部的顶部表面，以露出所述第一鳍部和第二鳍部的侧面。可选的，所述伪栅结构包括伪栅以及位于伪栅两侧的伪栅侧墙；所述伪栅侧墙还覆盖所述第一隔离结构的侧壁。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术去除靠近所述第一凹槽的部分第一掩膜，形成露出部分第一鳍部和部分第二鳍部的第一开口，通过填充所述第一凹槽和第一开口形成第一隔离结构，因此第一隔离结构不仅能够实现所述第一鳍部和第二鳍部之间的电隔离，还能够覆盖所述第一鳍部和所述第二鳍部的部分顶部表面。因此第一鳍部和第二鳍部靠近第一凹槽的顶部表面不会在形成应力层的过程中受损，从而能够改善所形成应力层的形貌，因此提高了所形成半导体结构的性能，提高器件制造良品率。本专利技术的可选方案中，在形成第一隔离结构的步骤之后，在形成第二隔离结构的步骤之前，形成覆盖所述第一隔离结构的第三掩膜，且所述第三掩膜还覆盖部分所述第一掩膜的顶部表面。所述第三掩膜能够在形成第二隔离结构的过程中，保护所述第一隔离结构不受损伤。因此形成应力层的过程中，所述第一隔离结构能够覆盖所述所述第一鳍部和第二鳍部的部分顶部表面，实现保护所述第一鳍部和第二鳍部顶部表面的功能。本专利技术的可选方案中，所述伪栅结构包括伪栅以及位于伪栅两侧的伪栅侧墙，所述伪栅侧墙还覆盖所述第一隔离结构的侧壁。因此所述伪栅侧墙能够在形成应力层的过程中保护所述第一隔离结构的侧壁，从而保证了所述第一隔离结构的保护功能不受到半导体工艺的影响。附图说明图1至图6是现有技术中一种半导体结构形成方法各个步骤的结构示意图；图7至图20是本专利技术所提供半导体结构形成方法一实施例各个步骤的结构示意图。具体实施方式由
技术介绍
可知，随着半导体器件尺寸的不断缩小，形成抬升的源区和漏区的工艺难度增大，而且以应力层形成晶体管的源区和漏区性能不良。现结合现有技术中形成抬升的源区和漏区的工艺步骤分析工艺难度大的原因：结合参考图1至图6，示出了现有技术中一种半导体结构形成方法各个步骤的结构示意图。参考图1结合参考图2和图3，其中图2是图1中沿a-a’线的剖视图，图3是图1中b-b’线的剖视图。形成基底10，所述基底10表面形成有第一鳍部10a和第二鳍部10b，所述第一鳍部10a和第二鳍部10b表面覆盖有第一掩膜11，所述第本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：形成基底，所述基底表面形成有相邻的第一鳍部和第二鳍部，所述第一鳍部和第二鳍部之间形成有第一凹槽；在所述第一鳍部和第二鳍部的上表面形成第一掩膜；去除靠近所述第一凹槽的部分第一掩膜，形成露出部分第一鳍部和部分第二鳍部的第一开口，被剩余第一掩膜覆盖的为第一鳍部器件区和第二鳍部器件区；形成第一隔离结构，所述第一隔离结构填充于所述第一凹槽和所述第一开口；在第一隔离结构上形成伪栅结构，在所述第一鳍部器件区和第二鳍部器件区上分别形成栅极结构；在所述伪栅结构和所述栅极结构之间的第一鳍部器件区或第二鳍部器件区中形成应力层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：形成基底，所述基底表面形成有相邻的第一鳍部和第二鳍部，所述第一鳍部和第二鳍部之间形成有第一凹槽；在所述第一鳍部和第二鳍部的上表面形成第一掩膜；去除靠近所述第一凹槽的部分第一掩膜，形成露出部分第一鳍部和部分第二鳍部的第一开口，被剩余第一掩膜覆盖的为第一鳍部器件区和第二鳍部器件区；形成第一隔离结构，所述第一隔离结构填充于所述第一凹槽和所述第一开口；在第一隔离结构上形成伪栅结构，在所述第一鳍部器件区和第二鳍部器件区上分别形成栅极结构；在所述伪栅结构和所述栅极结构之间的第一鳍部器件区或第二鳍部器件区中形成应力层。2.如权利要求1所述的形成方法，其特征在于，形成基底的步骤包括：提供半导体衬底，在所述半导体衬底表面形成图形化的第二掩膜；以图形化的所述第二掩膜为掩膜，去除部分厚度的半导体衬底，形成所述基底和位于基底表面的鳍部结构；在所述鳍部结构中形成第一凹槽，所述第一凹槽将所述鳍部结构分为第一鳍部和第二鳍部；形成第一掩膜的步骤包括：所述第二掩膜被所述第一凹槽分为两个第一掩膜，分别覆盖所述第一鳍部和第二鳍部的上表面。3.如权利要求1所述的形成方法，其特征在于，形成基底的步骤包括：所述第一掩膜的材料为氮化硅。4.如权利要求1所述的形成方法，其特征在于，形成基底的步骤包括：所述第一掩膜的厚度在到范围内。5.如权利要求1所述的形成方法，其特征在于，形成第一开口的步骤包括：采用湿法刻蚀工艺去除靠近所述第一凹槽的部分第一掩膜以形成所述第一开口。6.如权利要求5所述的形成方法，其特征在于，采用湿法刻蚀工艺形成所述第一开口的步骤包括：采用磷酸湿法刻蚀工艺去除靠近所述第一凹槽的部分第一掩膜以形成所述第一开口。7.如权利要求1所述的形成方法，其特征在于，形成第一隔离结构的步骤包括：形成隔离材料层，所述隔离材料层的顶部表面高于剩余第一掩膜的顶部表面，且填充于所述第一凹槽和第一开口；去除所述隔离材料层顶部的部分厚度，露出剩余第一掩模的顶部表面，以形成所述第一隔离结构。8.如权利要求7所述的形成方法，其特征在于，形成所述第一隔离结构的步骤包括：采用化学机械研磨的方式去除所述隔离材料层顶部的部分厚度以形成第一隔离结构。9.如权利要求7所述的形成方法，其特征...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11