具有改进的图案的基板和集成电路芯片制造技术

本发明专利技术涉及一种具有改进的图案的基板和集成电路芯片，更具体地，涉及一种技术，该技术在热控制方面有效，而且可以减少在施加有高电压的端子操作期间产生缺陷的原因。本发明专利技术的特征在于第一间距比第二间距大，其中第一间距位于被施加有比给其余端子施加的电压高的电压的第一端子或对应于第一端子的第一端子图案和出现在集成电路芯片和基板之间的主体图案之间，第二间距位于包括除了第一端子之外的其余端子中的至少一些端子的第二端子或对应于第二端子的第二端子图案和主体图案之间。

【技术实现步骤摘要】
相关申请的交叉引用本专利技术要求于2014年11月6日提交的第10-2014-0153841号韩国申请的权益，该韩国申请通过引用并入本文。
本专利技术涉及具有改进的图案的封装基板和集成电路芯片，更具体地，涉及以下技术：该技术在热控制方面有效且可以减少在施加有高电压的端子的操作期间产生缺陷的原因。
技术介绍
为了努力节能，一直在开发使用发光二极管(LED)作为光源的照明技术。具体地，由于各种因素，诸如能耗量、寿命以及照明质量，高亮度LED比其他光源具有优势。使用这样的LED作为光源的照明装置的问题在于，由于LED的特性，仅当使用恒定电流操作LED时，LED才能产生预定量的光，所以需要用于维持恒定电流的多个复杂电路。因此，已被设计为处理上述问题的技术为交流(AC)直接式照明。AC直接式LED照明被设计为使用商业AC电生成整流电压，并使用整流电压驱动LED。因为AC直接式LED照明不使用电感器和电容器而是直接使用整流电压作为输入电压，所以AC直接式LED照明具有提高功率因数的特点。在题目为“LED驱动电路和使用LED驱动电路的AC直接式LED照明装置”的第10-1175934号韩国专利中公开了这样的AC直接式LED装置的示例。根据该在先技术，AC直接式LED装置不包括用于将AC信号转换成DC信号的转换电路，而且不变地将AC电压的正弦波曲线传输至LED。在这种情况下，接收AC电压且将AC电压传输至LED的高电压端子为可以施加有AC额定电压的1.4倍的电压的端子。当向高电压端子瞬时施加高电压时，在高电压端子和相邻的端子之间瞬时生成强电场，其结果为产生以下问题：在高电压端子和相邻的端子之间、在高电压端子和主体焊盘之间、在对应于高电压端子的基板上的高电压端子图案和相邻的图案之间、或在高电压端子图案和主体图案之间发生短路的可能性增加。
技术实现思路
因此，做出本专利技术以克服传统技术的上述问题，而且本专利技术的目的在于提供一种具有改进了针对高电压的耐压特性的图案的封装基板和具有改进的焊盘的集成电路芯片。当使用焊料将传统AC直接式LED驱动电路芯片安装于基板上，然后对其进行操作时，高电压端子的迁移区变得大于低电压端子的迁移区。结果，在高电压端子和导热焊盘之间发生不期望的短路，并因此频繁发生烧坏LED驱动电路芯片的缺陷。传统技术的问题，即在高电压端子和相邻的端子之间发生不期望的短路，可以如下解决：基于高电压端子和相邻的端子之间需要的间隔距离，将芯片的所有端子和导热焊盘彼此远离地间隔开。然而，该简单的方案具有如下问题：芯片的面积增加，并因此经济效益大大降低。可选地，为了确保高电压端子和相邻的端子之间以及高电压端子和导热焊盘之间需要的间隔距离，同时不变地维持芯片的面积，可以考虑减小图案和端子的导体的面积的方法。然而，在这种情况下，可能不能实现要求的导电性或导热性。即，当在公共低电压端子和导热焊盘之间也应用可以防止高电压端子和导热焊盘短路的间隔距离时，导热焊盘的面积减小，并因此产生LED驱动电路芯片的散热效果降低的问题。具体地，在诸如LED驱动电路芯片的、产生大量热的应用中，热控制对性能和耐久性具有非常重要的影响，并因此，本专利技术的目的在于开发基板和集成电路芯片的形状，该形状能够有效进行热控制并且可以减少高电压端子周围的缺陷的原因，同时维持芯片的面积处于低水平。更具体地说，本专利技术的目的在于提供一种基板和集成电路芯片，其中，形成于集成电路芯片上的高电压端子和主体焊盘之间的间距或者形成于基板上的高电压端子图案和主体图案之间的间距大于其余端子和主体焊盘之间的间距或其余端子图案和主体图案之间的间距。此外，虽然使用AC直接LED集成电路芯片作为示例来描述本发明，但是本专利技术并不限于此。本专利技术的目的在于提供一种方案，在向特定引脚施加的电压比向其余引脚施加的电压高的应用中，该方案可以提供有效的热控制方式而且不增加芯片的面积，并且还可以改进针对高电压的耐压特性。根据本专利技术的一方面，提供一种具有改进的图案的基板，其中在基板上安装有包括多个端子的集成电路芯片，而且基板包括多个端子图案。在这种情况下，基板包括：主体图案，形成为与集成电路芯片的主体接触；至少一个第一端子图案，形成为与至少一个第一端子接触，比施加到多个端子中的其余端子的电压高的电压施加到至少一个第一端子；以及第二端子图案，配置为包括除了至少一个第一端子图案之外的其余端子图案中的至少一些端子图案。此外，在基板中，第一端子图案和主体图案之间的第一间距大于第二端子图案和主体图案之间的第二间距。在根据本专利技术的第一实施方式的基板中，包括面对至少一个第一端子图案的一部分的、主体图案的局部区域可以形成为凹形。主体图案可以通过焊接材料与集成电路芯片的主体结合。集成电路芯片的主体图案可以与接地端子电连接或可以维持悬浮状态。在本专利技术的基板上形成的主体图案可以由具有相对高的导热性的材料制成，而且可以用作消散在安装于基板上的集成电路芯片中产生的热的装置。在这种情况下，在本专利技术的基板上形成的主体图案可以被认为是导热图案。根据本专利技术的第二实施方式的基板可以进一步包括在至少一个第一端子图案和主体图案之间形成的槽。当基板和集成电路芯片彼此压靠在对方上时，基板和集成电路芯片之间的主体图案内的焊接材料可以脱离主体图案的范围。在这种情况下，当焊接材料朝向第一端子图案移动时，焊接材料被形成于第一端子图案和主体图案之间的槽阻挡，而且第一端子图案和焊接材料之间的间隔距离可以维持在等于或高于参考规格的水平。根据本专利技术的第三实施方式的基板可以进一步包括在至少一个第一端子图案和主体图案之间形成的障碍图案。在这种情况下，障碍图案可以由针对焊接材料具有比多个端子图案和主体图案的亲和度低的亲和度的材料制成。在这种情况下，障碍图案的材料的示例可以包括丝绸和塑料。因为具有粘性的焊接材料易于附接到主体图案而不易于附接到障碍图案，所以焊接材料的移动可以被障碍图案阻止。在根据本专利技术的第四实施方式的基板中，主体图案的面对至少一个第一端子图案的第一边界线和主体图案的面对第二端子图案的第二边界线可以位于主体图案的不同面上，而且第二端子图案可以是形成为面对第二边界线的一组端子。在这种情况下，可以确保第一端子图案和主体图案之间的间距，而且还可以维持集成电路芯片的总面积不本文档来自技高网...

【技术保护点】
一种基板，包括多个端子图案，包括多个端子的集成电路芯片安装在所述基板上，所述基板包括：主体图案，形成于与所述集成电路芯片的主体接触的位置；至少一个第一端子图案，形成于与至少一个第一端子接触的位置，所述至少一个第一端子来自于所述多个端子且被施加有第一电压；以及第二端子图案，配置为包括除了所述至少一个第一端子图案之外的其余端子图案中的至少一部分，其中所述第一电压为比给除了所述至少一个第一端子之外的其余端子施加的电压高的电压，以及其中所述第一端子图案和所述主体图案之间的第一间距比所述第二端子图案和所述主体图案之间的第二间距大。

【技术特征摘要】
2014.11.06 KR 10-2014-01538411.一种基板，包括多个端子图案，包括多个端子的集成电路芯片
安装在所述基板上，所述基板包括：
主体图案，形成于与所述集成电路芯片的主体接触的位置；
至少一个第一端子图案，形成于与至少一个第一端子接触的位置，
所述至少一个第一端子来自于所述多个端子且被施加有第一电压；以
及
第二端子图案，配置为包括除了所述至少一个第一端子图案之外
的其余端子图案中的至少一部分，
其中所述第一电压为比给除了所述至少一个第一端子之外的其余
端子施加的电压高的电压，以及
其中所述第一端子图案和所述主体图案之间的第一间距比所述第
二端子图案和所述主体图案之间的第二间距大。
2.如权利要求1所述的基板，其中包括面对所述至少一个第一端
子图案的一部分的、所述主体图案的局部区域形成为凹形。
3.如权利要求1所述的基板，进一步包括在所述至少一个第一端
子图案和所述主体图案之间形成的槽。
4.如权利要求1所述的基板，进一步包括在所述至少一个第一端
子图案和所述主体图案之间形成的障碍图案。
5.如权利要求4所述的基板，其中针对焊接材料，与所述多个端
子图案和所述主体图案相比，所述障碍图案具有更低的亲和度。
6.如权利要求1所述的基板，其中所述主体图案的面对所述至少
一个第一端子图案的第一边界线和所述主体图案的面对所述第二端子
图案的第二边界线位于所述主体图案的不同面上，并且所述第二端子

\t图案为形成为面对所述第二边界线的一组端子。
7.如权利要求1所述的基板...

【专利技术属性】
技术研发人员：李相永，文耿植，安基哲，
申请(专利权)人：硅工厂股份有限公司，
类型：发明
国别省市：韩国;KR