半导体装置的制造方法及安装装置制造方法及图纸

本发明专利技术的实施方式提供一种能够使积层所得的半导体芯片间的连接可靠性提升的半导体装置的制造方法及安装装置。根据实施方式，在间隙运算部(7D)，基于接合头(2)的Z坐标(Z1、Z2)及半导体芯片(P2)的芯片厚度(T)，运算半导体芯片(P1、P2)间的Z轴方向的间隙(G)，且在间隙(G)为规格范围内的情形时，使安装装置持续运转，在间隙(G)为规格范围以外的情形时，使安装装置报警停止。

【技术实现步骤摘要】
[相关申请案]本申请享有以日本专利申请2015-177482号(申请日：2015年9月9日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
本专利技术的实施方式涉及一种半导体装置的制造方法及安装装置。
技术介绍
在半导体装置中，存在为削减安装面积，而将半导体芯片积层的情形。存在半导体芯片间的连接使用微凸块的情形。
技术实现思路
本专利技术的实施方式提供一种能够使积层所得的半导体芯片间的连接可靠性提升的半导体装置的制造方法及安装装置。实施方式的制造方法是将利用接合头拾取的第2半导体芯片积层在第1半导体芯片上，且基于积层所述第2半导体芯片积层时的所述接合头的垂直坐标，运算所述第1半导体芯片与所述第2半导体芯片的垂直方向的间隙。附图说明图1是表示第1实施方式的安装装置的概略构成的立体图。图2(a)～(c)是表示第2实施方式的半导体装置的制造方法的剖视图。图3是表示第2实施方式的半导体装置的制造方法的流程图。图4是表示第2实施方式的半导体芯片的安装方法的流程图。图5是表示第3实施方式的半导体装置的制造方法的流程图。图6(a)及(b)是表示第4实施方式的安装装置的概略构成的立体图。图7是表示第5实施方式的半导体装置的制造方法的流程图。图8(a)～(c)是表示第6实施方式的半导体装置的制造方法的剖视图。具体实施方式以下参照随附附图，详细地说明实施方式的半导体装置的制造方法及安装装置。另外，本专利技术并非被该等实施方式限定。(第1实施方式)图1是表示第1实施方式的安装装置的概略构成的立体图。图1中，在安装装置，设置有接合台1、接合头2、垂直活动体3、水平活动体4、晶片载置台6及控制装置7。在接合台1，置放有安装衬底K及半导体芯片P1、P2。接合台1可沿着水平方向(沿X轴方向及视需要沿Y轴方向)移动。接合头2是拾取半导体芯片P1、P2。垂直活动体3可使接合头1沿垂直方向(Z轴方向)移动。垂直活动体3是由水平活动体4支撑。水平活动体4可在接合台1与晶片载置台6之间沿水平方向(Y轴方向)移动。水平活动体4以可沿水平方向移动的方式，由导轨5支撑在接合台1及接合头2上。晶片载置台6是保持晶片W。此时，晶片W被单片化为半导体芯片P1、P2。在控制装置7，设置有保持控制部7A、水平控制部7B、垂直控制部7C、间隙运算部7D、负载控制部7E及温度控制部7F。保持控制部7A是控制接合头2对半导体芯片P1、P2的拾取。水平控制部7B是控制接合台1及水平活动体4的水平位置。垂直控制部7C是控制接合头2的垂直坐标。间隙运算部7D是基于将半导体芯片P1、P2积层时的接合头2的垂直坐标(Z坐标)，运算半导体芯片P1、P2间的垂直方向的间隙。在接合头2的Z坐标的测量中，例如作为使用滚珠丝杠与电机使垂直活动体3沿Z轴方向移动的方法，可使用测量该电机的旋转角的旋转编码器。接着，可通过将由旋转编码器所测量的旋转角转换为Z轴方向的移动量，而测量接合头2的Z坐标。或者，在为使垂直活动体3沿Z轴方向移动，而使用线性导轨及线性电机的情形时，例如，也可以通过将激光位移计等固定地安装在水平活动体4，且对垂直活动体3的上表面照射激光光线，而测量接合头2的Z坐标。负载控制部7E是控制将半导体芯片P1、P2积层时半导体芯片P1、P2所受到的负载。此时，可在接合头2，设置测量半导体芯片P1、P2所受到的负载的负载传感器。温度控制部7F是控制将半导体芯片P1、P2积层时半导体芯片P1、P2的温度。此时，在接合台1及接合头2，可分别设置将接合台1及接合头2加热的加热器。而且，可在接合台1及接合头2，分别设置测量接合台1及接合头2的温度的温度传感器。(第2实施方式)图2(a)～图2(c)是表示第2实施方式的半导体装置的制造方法的剖视图。图2(a)～图2(c)中，在安装衬底K上设置有表面电极C0。在半导体芯片P1的背面侧设置有背面电极A1，且在半导体芯片P1的表面侧设置有表面电极C1。在背面电极A1上设置有凸块电极B1。在半导体芯片P2的背面侧设置有背面电极A2，在半导体芯片P2的表面侧设置有表面电极C2。在背面电极A2上设置有凸块电极B2。凸块电极B1、B2的间距可设定为10～100μm左右。凸块电极B1、B2的直径可设定为5～50μm左右。另外，安装衬底K可使用例如多层印刷布线板。在半导体芯片P1、P2，形成有晶体管等器件。该器件既可为NAND闪速存储器，也可以是逻辑电路，或者也可为处理器。安装衬底K的基材可使用例如BT(BismaleimideTriazine，双马来酰亚胺三嗪)树脂等。表面电极C0的材料可使用Cu等。也可以在表面电极C0中自阻焊剂露出的部分形成Au覆膜。背面电极A1、A2及表面电极C1、C2的材料既可为Au、Cu、Ni、Sn、Pg、Ag等的单层膜，也可以是积层膜。凸块电极B1、B2的材料可使用焊料等。例如，作为表面电极C1、C2及背面电极A1、A2的材料，可使用Ni。此时，在Ni下，也可以是使用Ti的势垒金属膜。在该Ni上、也可以是Au覆膜。作为凸块电极B2的材料，可使用Sn。在该Sn下，作为基底层也可以是Cu。接着，如图2(a)所示，在接合台1上置放安装衬底K。接着，通过将水平活动体4移动至晶片载置台6上，且使垂直活动体3下降，而使接合头2接触于半导体芯片P1。接着，利用接合头2拾取半导体芯片P1之后，将水平活动体4移动至接合台1上。接着，使接合台1沿水平方向移动之后，进行半导体芯片P1与安装衬底K的XY坐标的位置对准，且使垂直活动体3下降，由此，将半导体芯片P1配置在安装衬底K上。接着，在隔着接合头2对半导体芯片P1施加负载的状态下将半导体芯片P1加热。此时，凸块电极B1熔融而与表面电极C0接合。此后，通过隔着接合头2将半导体芯片P1冷却而使凸块电极B1固化。接着，通过使接合头2上升而使接合头2自半导体芯片P1分离。此处，在凸块电极B1与表面电极C0接合时测量接合头2的Z坐标Z1，且将该Z坐标Z1存储于控制装置7。该Z坐标Z1的测量既可在凸块电极B1熔融时进行，也可以在凸块电极B1熔融后的固化时进行。其次，通过将水平活动体4移动至晶片载置台6上，且使垂直活动体3下降，而使接合头2接触于半导体芯片P2。接着，利用接合头2拾取半导体芯片P2之后，将水平活动体4移动至接合台1上。接着，使接合台1沿水平方向移动之后，在半导体芯片P1、P2间进行XY坐标的位置对准，如图2(b)所示，通过使垂直活动体3下降，而将半导体芯片P2配置在半导体芯片P1上。接着，如图2(c)所示，在隔着接合头2对半导体芯片P2施加负载的状态下将半导体芯片P2加热。此时，凸块电极B2熔融而与表面电极C1接合。例如，凸块电极B2中使用Sn且表面电极C1中使用Ni的情形时，在凸块电极B2与表面电极C1接合时形成Ni-Sn合金。此后，通过隔着接合头2将半导体芯片P2冷却，将凸块电极B2固化。接着，通过使接合头2上升而使接合头2自半导体芯片P2分离。此处，在凸块电极B2与表面电极C1接合时测量接合头2的Z坐标Z2，且将该Z坐标Z2存储在控制装置7中。该Z坐标Z2的测量既可在凸块电极B2熔融时进行，也可以在凸块电极B2熔融后的固化时进行。此时，在控制装置7中，载入半导体芯片P本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于：将利用接合头所拾取的第2半导体芯片积层在第1半导体芯片上，基于将所述第2半导体芯片积层时的所述接合头的垂直坐标，运算所述第1半导体芯片与所述第2半导体芯片的垂直方向的间隙。

【技术特征摘要】
2015.09.09 JP 2015-1774821.一种半导体装置的制造方法，其特征在于：将利用接合头所拾取的第2半导体芯片积层在第1半导体芯片上，基于将所述第2半导体芯片积层时的所述接合头的垂直坐标，运算所述第1半导体芯片与所述第2半导体芯片的垂直方向的间隙。2.根据权利要求1所述的半导体装置的制造方法，其特征在于：判定所述间隙是否为规格范围内，且在所述间隙为规格范围以外的情形时，停止第3半导体芯片向所述第2半导体芯片上的积层。3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：所述间隙是若将所述间隙设为G，将所述第2半导体芯片积层在所述第1半导体芯片上...

【专利技术属性】
技术研发人员：深山真哉，小牟田直幸，渡部博，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP