半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法。半导体结构包括一基板、一叠层结构、一刻蚀阻挡结构、多个存储结构以及一第一填充切槽。基板具有一凹槽。叠层结构具有一水平延伸区及一垂直延伸区，垂直延伸区沿凹槽的一侧壁延伸，其中叠层结构包括多个导电层和多个绝缘层，交错设置叠层于凹槽中。刻蚀阻挡结构形成于叠层结构的垂直延伸区中。存储结构垂直穿过叠层结构的水平延伸区中的导电层和绝缘层。第一填充切槽形成于叠层结构中，其中垂直延伸区中的导电层和绝缘层形成于刻蚀阻挡结构上且位于刻蚀阻挡结构和第一填充切槽之间。

【技术实现步骤摘要】

本专利技术是有关于一种半导体结构及其制造方法，且特别是有关于一种具有刻蚀阻挡结构的半导体结构及其制造方法。
技术介绍
近年来半导体元件的结构不断地改变，且元件的内存储存容量也不断增加。存储装置是使用于许多产品之中，例如MP3播放器、数字相机、计算机档案等等的储存元件中。随着应用的增加，对于存储装置的需求也趋向较小的尺寸、较大的记忆容量。因应这种需求，是需要制造高元件密度及具有小尺寸的存储装置，也因此工艺的难度被提升。因此，设计者们无不致力于开发一种三维存储装置，不但具有许多叠层平面而达到更高的记忆储存容量，具有更微小的尺寸，同时具备简化的工艺及良好的稳定性。
技术实现思路
本专利技术是有关于一种半导体结构及其制造方法。实施例中，半导体结构中，垂直延伸区中的导电层形成于刻蚀阻挡结构上，使得垂直延伸的导电层可以获得刻蚀阻挡结构所提供的良好的支撑，以提供叠层结构和接触插塞之间良好且稳定的电性接触。根据本专利技术的一实施例，是提出一种半导体结构。半导体结构包括一基板、一叠层结构、一刻蚀阻挡结构(etchingstopstructure)、多个存储结构以及一第一填充切槽(filledslitgroove)。基板具有一凹槽(trench)。叠层结构具有一水平延伸区及一垂直延伸区，垂直延伸区沿凹槽的一侧壁延伸，其中叠层结构包括多个导电层和多个绝缘层，交错设置(interlaced)叠层于凹槽中。刻蚀阻挡结构形成于叠层结构的垂直延伸区中。存储结构垂直穿过叠层结构的水平延伸区中的导电层和绝缘层。第一填充切槽形成于叠层结构中，其中垂直延伸区中的导电层和绝缘层形成于刻蚀阻挡结构上且位于刻蚀阻挡结构和第一填充切槽之间。根据本专利技术的另一实施例，是提出一种半导体结构的制造方法。半导体结构的制造方法包括以下步骤。提供一基板，基板具有一凹槽；形成一叠层结构，叠层结构具有一水平延伸区及一垂直延伸区，垂直延伸区沿凹槽的一侧壁延伸，其中叠层结构包括多个导电层和多个绝缘层，交错设置叠层于凹槽中；形成一刻蚀阻挡结构于叠层结构的垂直延伸区中；形成多个存储结构，垂直穿过叠层结构的水平延伸区中的导电层和绝缘层；以及形成一第一填充切槽于叠层结构中，其中垂直延伸区中的导电层和绝缘层形成于刻蚀阻挡结构上且位于刻蚀阻挡结构和第一填充切槽之间。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明图1绘示本专利技术的一实施例的半导体结构的上视图。图1A绘示本专利技术的另一实施例的半导体结构的上视图。图2A绘示沿图1的剖面线2A-2A’的剖面示意图。图2B绘示沿图1的剖面线2B-2B’的剖面示意图。图2C绘示沿图1的剖面线2C-2C’的剖面示意图。图3～图13A绘示依照本专利技术的一实施例的一种半导体结构的制造方法示意图。【符号说明】10、20：半导体结构100：基板100a：上表面100b：底面100s：侧壁100t、6300：凹槽200、5200：叠层结构210：导电层220：绝缘层230：材料层240：空位300：刻蚀阻挡结构300’：刻蚀阻挡块310：第一侧壁320：第二侧壁330：底表面400：介电结构410：第一填充切槽420：第二填充切槽510、520：接触插塞600：氧化物间隔层710：顶盖层720：硬掩模层730：介电材料800：存储结构810：存储层820：通道层830：绝缘材料910：第一切槽920：第二切槽2A-2A’、2B-2B’、2C-2C’、6A-6A’、6B-6B’、7A-7A’、7B-7B’、8A-8A’、8B-8B’、8C-8C’、9A-9A’、9B-9B’、10A-10A’、10B-10B’、10C-10C’、11A-11A’、11B-11B’、11C-11C’、12A-12A’、12B-12B’、13～13A：剖面线D1、D2：距离D3：宽度H：水平延伸区V：垂直延伸区具体实施方式在此揭露内容的实施例中，是提出一种半导体结构及其制造方法。实施例中，半导体结构中，垂直延伸区中的导电层形成于刻蚀阻挡结构上，使得垂直延伸的导电层可以获得刻蚀阻挡结构所提供的良好的支撑，以提供叠层结构和接触插塞之间良好且稳定的电性接触。然而，实施例仅用以作为范例说明，并不会限缩本专利技术欲保护的范围。此外，实施例中的图式是省略部份要的元件，以清楚显示本专利技术的技术特点。请参照图1、图2A～图2C，图1绘示本专利技术的一实施例的半导体结构10的上视图，图2A绘示沿图1的剖面线2A-2A’的剖面示意图，图2B绘示沿图1的剖面线2B-2B’的剖面示意图，图2C绘示沿图1的剖面线2C-2C’的剖面示意图。实施例中，半导体结构10例如是三维存储装置的主要结构。如图1、图2A～图2C所示，半导体结构10包括一基板100、一叠层结构200、多个存储结构800、一刻蚀阻挡结构(etchingstopstructure)300以及一第一填充切槽(filledslitgroove)410。基板100具有一凹槽(trench)100t(请同时参照图3)。叠层结构200具有一水平延伸区H及一垂直延伸区V，垂直延伸区V沿凹槽100t的一侧壁100s延伸，叠层结构200包括多个导电层210和多个绝缘层220，导电层210和绝缘层220交错设置(interlaced)叠层于凹槽100t中。存储结构800垂直穿过叠层结构200的水平延伸区H中的导电层210和绝缘层220。刻蚀阻挡结构300形成于叠层结构200的垂直延伸区V中。第一填充切槽410形成于叠层结构200中，垂直延伸区V中的导电层210和绝缘层220形成于刻蚀阻挡结构300上且位于刻蚀阻挡结构300和第一填充切槽410之间。实施例中，垂直延伸区V中的导电层210和绝缘层220形成于刻蚀阻挡结构300上且位于刻蚀阻挡结构300和第一填充切槽410之间，使得沿Z方向垂直延伸的导电层210可以获得刻蚀阻挡结构300所提供的良好的支撑，导电层210不会变形或垮掉，以提供叠层结构200和接触插塞之间良好且稳定的电性接触。实施例中，图1、图2A～图2C所示，半导体结构10更可选择性地包括一氧化物间隔层(oxidespacer)600。氧化物间隔层600位于叠层结构200和凹槽100t的侧壁100s之间，且位于刻蚀阻挡结构300的一第一侧壁310和凹槽100t的侧壁100s之间。另一实施例中，半导体结构10可不包括氧化物间隔层(未绘示于图中)，而刻蚀阻挡结构300的第一侧壁310邻接凹槽100t的侧壁100s。换言之，刻蚀阻挡结构300可延伸至并接触凹槽100t的侧壁100s。实施例中，图1、图2B～图2C所示，刻蚀阻挡结构300的一第二侧壁320可位于叠层结构200的水平延伸区H中。实施例中，图1、图2B～图2C所示，刻蚀阻挡结构300的一底表面330可直接接触凹槽100t的一底面100b。换言之，刻蚀阻挡结构300可覆盖叠层结构200的垂直延伸区V沿X-Z方向的剖面，位于刻蚀阻挡结构300沿Y方向两侧的导电层210藉由刻蚀阻挡结构300而分隔开来。实施例中，如图1所示，刻蚀阻挡结构300和第一填充切槽410之间相隔的距离D1例如是20～200纳米(nm)。实施例中，存储结本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一基板，具有一凹槽(trench)；一叠层结构，具有一水平延伸区及一垂直延伸区，该垂直延伸区沿该凹槽的一侧壁延伸，其中该叠层结构包括多个导电层和多个绝缘层，交错设置(interlaced)叠层于该凹槽中；一刻蚀阻挡结构(etching stop structure)，形成于该叠层结构的该垂直延伸区中；多个存储结构，垂直穿过该叠层结构的该水平延伸区中的这些导电层和这些绝缘层；以及一第一填充切槽(filled slit groove)，形成于该叠层结构中，其中该垂直延伸区中的这些导电层和这些绝缘层形成于该刻蚀阻挡结构上且位于该刻蚀阻挡结构和该第一填充切槽之间。

【技术特征摘要】
1.一种半导体结构，包括：一基板，具有一凹槽(trench)；一叠层结构，具有一水平延伸区及一垂直延伸区，该垂直延伸区沿该凹槽的一侧壁延伸，其中该叠层结构包括多个导电层和多个绝缘层，交错设置(interlaced)叠层于该凹槽中；一刻蚀阻挡结构(etchingstopstructure)，形成于该叠层结构的该垂直延伸区中；多个存储结构，垂直穿过该叠层结构的该水平延伸区中的这些导电层和这些绝缘层；以及一第一填充切槽(filledslitgroove)，形成于该叠层结构中，其中该垂直延伸区中的这些导电层和这些绝缘层形成于该刻蚀阻挡结构上且位于该刻蚀阻挡结构和该第一填充切槽之间。2.根据权利要求1所述的半导体结构，其中该刻蚀阻挡结构的一第一侧壁邻接该凹槽的该侧壁，该刻蚀阻挡结构的一第二侧壁位于该叠层结构的该水平延伸区中，且该刻蚀阻挡结构的一底表面是直接接触该凹槽的一底面。3.根据权利要求1所述的半导体结构，其中该刻蚀阻挡结构和该第一填充切槽是相隔20～200纳米(nm)。4.根据权利要求1所述的半导体结构，更包括：一第二填充切槽，形成于该叠层结构中，其中该刻蚀阻挡结构位于该第一填充切槽和该第二填充切槽之间，该垂直延伸区中的这些导电层和这些绝缘层更位于该刻蚀阻挡结构和该第二填充切槽之间。5.根据权利要求4所述的半导体结构，其中该刻蚀阻挡结构包括：多个刻蚀阻挡块(etchingstopblock)，这些刻蚀阻挡块中最靠近该第二填充切槽者和该第二填充切槽...

【专利技术属性】
技术研发人员：赖二琨，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71