半导体装置的制造方法制造方法及图纸

本发明专利技术涉及半导体装置的制造方法，在使用后栅极工艺来形成分栅型的MONOS存储器的情况下，防止由于形成于构成存储器单元并隔着ONO膜互相接近地形成的控制栅极电极和存储器栅极电极各自的上表面上的硅化物层互相接近而导致短路的发生和耐压的降低。当在后栅极工艺中研磨层间绝缘膜(IL1)而使控制栅极电极(CG)和存储器栅极电极(MG)各自的上表面从层间绝缘膜(IL1)露出时，形成覆盖这些栅极电极的上表面的硅化物层(S2)。其后，使在硅化物层(S2)上沉积了的金属膜与控制栅极电极(CG)和存储器栅极电极(MG)发生反应，在各栅极电极上形成比硅化物层(S2)厚的硅化物层。

【技术实现步骤摘要】

本专利技术涉及半导体装置的制造方法，例如能够利用于具有硅化物层的半导体装置的制造的方法。
技术介绍
作为形成于能够微型化的下一代的微型机的逻辑部的晶体管，已知包括金属栅极电极和高介电常数膜(high-k膜)的晶体管。在这样的晶体管的形成方法中，已知在基板上形成虚拟栅极电极之后将该虚拟栅极电极置换为金属栅极电极的所谓的后栅极(gatelast)工艺。另外，作为能够电写入、消除的非易失性半导体存储装置，广泛使用在MISFET的栅极电极下具有被氧化膜包围的导电性的浮栅电极或者陷阱性绝缘膜的存储器单元。作为使用陷阱性绝缘膜的非易失性半导体存储装置，有MONOS(MetalOxideNitrideOxideSemiconductor，金属氧化物氮氧化物半导体)型的分栅型单元。在后栅极工艺中，在各种MISFET的源极/漏极区域上形成硅化物层之后通过层间绝缘膜覆盖元件，之后，研磨层间绝缘膜的上表面而使栅极电极的上表面露出。因此，当在作为构成存储器单元的栅极电极的由半导体膜构成的栅极电极的上方形成硅化物层的情况下，在该研磨工序之后需要再次进行形成硅化物层的工序。在该情况下，在上述研磨工序之后，当在构成存储器单元的栅极电极的上表面上形成硅化物层时，例如通过利用溅射法在栅极电极的上表面上沉积金属膜之后，使构成栅极电极的硅与金属膜发生反应来形成硅化物层。在专利文献1(日本特开2014-154790号公报)中，记载了在混合搭载存储器单元和逻辑部的MISFET的情况下，形成MISFET的源极/漏极区域上的硅化物层，接着通过后栅极工艺形成MISFET的金属栅极电极之后，在存储器单元的栅极电极上形成硅化物层。专利文献1：日本特开2014-154790号公报
技术实现思路
为了形成硅化物层，如果想要通过溅射法在栅极电极上沉积金属膜，则有时在溅射工序中金属分子碰撞到栅极电极的上表面，构成栅极电极的硅向栅极电极的周围飞散。另外，在沉积该金属膜之后，有时栅极电极的上表面的硅扩散到该金属膜内。如果在这些情况下进行硅化物化，则在构成存储器单元并隔着包覆(wrap)性绝缘膜相互接近的控制栅极电极和存储器栅极电极各自的上表面形成的硅化物层相接近或者接触地形成，产生存储器单元中的短路或者耐压降低的问题。其他课题与新颖的特征将根据本说明书的叙述和附图而变得明确。如果简单说明在本申请中公开的实施方式中的代表性的实施方式的概要，则如下所述。一个实施方式的半导体装置的制造方法，在混合搭载MONOS存储器以及通过后栅极工艺而形成的MISFET的情况下，在研磨层间绝缘膜而使控制栅极电极和存储器栅极电极各自的上表面从层间绝缘膜露出时，形成覆盖这些栅极电极的上表面的第1硅化物层，之后，使在该硅化物层上沉积了的金属膜与控制栅极电极和存储器栅极电极发生反应，在各栅极电极上形成比第1硅化物层厚的第2硅化物层。根据一个实施方式，能够提高半导体装置的可靠性。特别是能够防止控制栅极电极和存储器栅极电极间的短路和耐压降低。附图说明图1是作为实施方式1的半导体装置的制造工序中的剖面图。图2是接着图1的半导体装置的制造工序中的剖面图。图3是接着图2的半导体装置的制造工序中的剖面图。图4是接着图3的半导体装置的制造工序中的剖面图。图5是接着图4的半导体装置的制造工序中的剖面图。图6是接着图5的半导体装置的制造工序中的剖面图。图7是接着图6的半导体装置的制造工序中的剖面图。图8是接着图7的半导体装置的制造工序中的剖面图。图9是接着图8的半导体装置的制造工序中的剖面图。图10是接着图9的半导体装置的制造工序中的剖面图。图11是接着图10的半导体装置的制造工序中的剖面图。图12是接着图11的半导体装置的制造工序中的剖面图。图13是作为实施方式1的半导体装置的制造工序中使用的溅射装置的剖面图。图14是接着图12的半导体装置的制造工序中的剖面图。图15是接着图14的半导体装置的制造工序中的剖面图。图16是接着图15的半导体装置的制造工序中的剖面图。图17是接着图16的半导体装置的制造工序中的剖面图。图18是接着图17的半导体装置的制造工序中的剖面图。图19是接着图18的半导体装置的制造工序中的剖面图。图20是接着图19的半导体装置的制造工序中的剖面图。图21是接着图20的半导体装置的制造工序中的剖面图。图22是接着图21的半导体装置的制造工序中的剖面图。图23是接着图22的半导体装置的制造工序中的剖面图。图24是接着图23的半导体装置的制造工序中的剖面图。图25是接着图24的半导体装置的制造工序中的剖面图。图26是接着图25的半导体装置的制造工序中的剖面图。图27是接着图26的半导体装置的制造工序中的剖面图。图28是示出“写入”、“消除”和“读出”时的向选择存储器单元的各部位施加电压的施加条件的一个例子的表。图29是实施方式1的半导体装置的变形例1中使用的溅射装置的剖面。图30是实施方式1的半导体装置的变形例2中使用的溅射装置的剖面。图31是作为实施方式2的半导体装置的制造工序中的剖面图。图32是接着图31的半导体装置的制造工序中的剖面图。图33是接着图32的半导体装置的制造工序中的剖面图。图34是接着图33的半导体装置的制造工序中的剖面图。图35是作为实施方式2的变形例的半导体装置的制造工序中的剖面图。图36是接着图35的半导体装置的制造工序中的剖面图。图37是接着图36的半导体装置的制造工序中的剖面图。图38是接着图37的半导体装置的制造工序中的剖面图。图39是接着图38的半导体装置的制造工序中的剖面图。图40是作为实施方式3的半导体装置的制造工序中的剖面图。图41是接着图40的半导体装置的制造工序中的剖面图。图42是接着图41的半导体装置的制造工序中的剖面图。图43是接着图42的半导体装置的制造工序中的剖面图。图44是作为实施方式3的变形例的半导体装置的制造工序中的剖面图。图45是接着图44的半导体装置的制造工序中的剖面图。图46是接着图45的半导体装置的制造工序中的剖面图。图47是接着图46的半导体装置的制造工序中的剖面图。图48是接着图47的半导体装置的制造工序中的剖面图。图49是变形例的半导体装置的制造工序中的剖面图。图50是变形例的半导体装置的制造工序中的剖面图。图51是作为实施方式1的半导体装置的制造工序中的剖面图。符号说明1A存储器单元区域1B外围电路区域CG控制栅极电极DF扩散区域EX延伸区域G1栅极电极GI栅极绝缘膜HK绝缘膜IF1～IF10绝缘膜IL1～IL3层间绝缘膜MC存储器单元MG存储器栅极电极MF1～MF3金属膜ONONO膜Q1MISFETSB半导体基板S1～S5硅化物层ST元件分离区域SW边壁TN金属膜具体实施方式以下，根据附图来详细说明实施方式。此外，在用于说明实施方式的全部附图中，对具有同一功能的部件附加同一符号，省略其重复的说明。另外，在以下的实施方式中，除特别必要时以外，原则上不重复进行同一或者同样的部分的说明。另外，符号“－”和“+”表示导电类型是n型或者p型的杂质的相对浓度，例如在n型杂质的情况下，按“n－”、“n+”的顺序杂质浓度依次变高。本实施方式和以下的实施方式的半导体装置是具备非易失性存储器(非易失性存储元件、闪存存储器、非易失本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，该半导体装置具备非易失性存储器的存储器单元，所述半导体装置的制造方法具有：(a)准备半导体基板的工序；(b)设置隔着第1绝缘膜形成于所述半导体基板上的第1栅极电极、隔着在内部具有电荷累积部的第2绝缘膜形成于所述半导体基板上的第2栅极电极以及介于所述第1栅极电极与所述第2栅极电极之间的第3绝缘膜，以夹着所述第1栅极电极和所述第2栅极电极的方式，在所述半导体基板的主面形成第1源极/漏极区域的工序；(c)形成与所述第1源极/漏极区域的上表面相接的第1硅化物层以及与所述第2栅极电极的上表面相接的第2硅化物层的工序；(d)在所述(c)工序后，在所述半导体基板上形成第1层间绝缘膜的工序；(e)通过研磨所述第1层间绝缘膜和所述第2硅化物层，使所述第1栅极电极和所述第2栅极电极各自的上表面从所述第1层间绝缘膜和所述第2硅化物层露出，形成与所述第1栅极电极的上表面相接的第3硅化物层以及与所述第2栅极电极的上表面相接的第4硅化物层的工序；以及(f)在所述(e)工序后，在所述第1栅极电极和所述第2栅极电极各自的上方形成第1金属膜之后，利用热处理进行硅化物化，从而形成与所述第1栅极电极的上表面相接的第5硅化物层以及与所述第2栅极电极的上表面相接的第6硅化物层的工序，所述第1源极/漏极区域、所述第1栅极电极、所述第2栅极电极和所述第2绝缘膜构成所述存储器单元。...

【技术特征摘要】
2015.09.09 JP 2015-1772221.一种半导体装置的制造方法，该半导体装置具备非易失性存储器的存储器单元，所述半导体装置的制造方法具有：(a)准备半导体基板的工序；(b)设置隔着第1绝缘膜形成于所述半导体基板上的第1栅极电极、隔着在内部具有电荷累积部的第2绝缘膜形成于所述半导体基板上的第2栅极电极以及介于所述第1栅极电极与所述第2栅极电极之间的第3绝缘膜，以夹着所述第1栅极电极和所述第2栅极电极的方式，在所述半导体基板的主面形成第1源极/漏极区域的工序；(c)形成与所述第1源极/漏极区域的上表面相接的第1硅化物层以及与所述第2栅极电极的上表面相接的第2硅化物层的工序；(d)在所述(c)工序后，在所述半导体基板上形成第1层间绝缘膜的工序；(e)通过研磨所述第1层间绝缘膜和所述第2硅化物层，使所述第1栅极电极和所述第2栅极电极各自的上表面从所述第1层间绝缘膜和所述第2硅化物层露出，形成与所述第1栅极电极的上表面相接的第3硅化物层以及与所述第2栅极电极的上表面相接的第4硅化物层的工序；以及(f)在所述(e)工序后，在所述第1栅极电极和所述第2栅极电极各自的上方形成第1金属膜之后，利用热处理进行硅化物化，从而形成与所述第1栅极电极的上表面相接的第5硅化物层以及与所述第2栅极电极的上表面相接的第6硅化物层的工序，所述第1源极/漏极区域、所述第1栅极电极、所述第2栅极电极和所述第2绝缘膜构成所述存储器单元。2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述第3硅化物层和所述第4硅化物层的膜厚小于所述第5硅化物层和第6硅化物层。3.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述(e)工序中，通过使用包括碱性溶剂的悬浮液来进行研磨，使所述第1栅极电极和所述第2栅极电极各自的上表面从所述第1层间绝缘膜和所述第2硅化物层露出，形成所述第3硅化物层和所述第4硅化物层。4.根据权利要求1所述的半导体装置的制造方法，其特征在于，还具有：(g)在所述(f)工序后，在所述存储器单元上形成第2层间绝缘膜之后，形成贯通所述第1层间绝缘膜和所述第2层间绝缘膜的接触插销的工序；(h)在所述第2层间绝缘膜上形成具有多个第1槽的第3层间绝缘膜的工序；(i)通过进行第3溅射，在所述第3层间绝缘膜上形成第3金属膜的工序；以及(j)在所述第3金属膜上进一步形成第4金属膜之后，去除所述第3层间绝缘膜上的所述第3金属膜和所述第4金属膜，从而形成包括被埋入到所述多个第1槽各自的内侧的所述第3金属膜和所述第4金属膜的布线的工序，在所述(f)工序中，在通过进行第2溅射形成所述第1金属膜之后，形成所述第5硅化物层和所述第6硅化物层，在所述第2溅射中对作为溅射对象的第2靶施加的第2电源的大小小于在所述第3溅射中对作为溅射对象的第3靶施加的第3电源的大小。5.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述(b)工序中，在所述半导体基板的第1区域中，形成所述第1绝缘膜、第1栅极电极、所述第2绝缘膜、所述第2栅极电极和所述第1源极/漏极区域，在与所述第1区域不同的第2区域的所述半导体基板上，隔着第4绝缘膜形成虚拟栅极电极，在所述虚拟栅极电极的旁边的所述半导体基板的主面形成第2源极/漏极区域，在所述(c)工序中，形成所述第1硅化物层和所述第2硅化物层以及与所述第2源极/漏极区域的上表面相接的第7硅化物层，在所述(e)工序中，通过研磨所述第1层间绝缘膜和所述第2硅化物层，使所述第1栅极电极、所述第2栅极电极和所述虚拟栅极电极各自的上表面露出，所述半导体装置的制造方法还具有：(e1)在所述(e)工序之后且在所述(f)工序之前，通过去除所述虚拟栅极电极形成第2槽之后，在所述第2槽内埋入金属栅极电极的工序，所述第2源极/漏极区域和所述金属栅极电极构成场效应晶体管。6.一种半导体装置的制造方法，该半导体装置具备非易失性存储器的存储器单元，所述半导体装置的制造方法具有：(a)准备半导体基板的工序；(b)设置隔着第1绝缘膜形成于所述半导体基板上的第1栅极电极、隔着在内部具有电荷累积部的第2绝缘膜形成于所述半导体基板上的第2栅极电极以及介于所述第1栅极电极与所述第2栅极电极之间的第3绝缘膜，以夹着所述第1栅极电极和所述第2栅极电极的方式，在所述半导体...

【专利技术属性】
技术研发人员：山口直，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP