本发明专利技术公开了一种阵列基板、显示面板及显示装置，包括：逐行扫描的第一像素单元行至第N像素单元行，每一像素单元行均包括多个像素单元，像素单元包括一像素电极，N为不小于2的整数，连接单元，连接单元用于在扫描第i像素单元行时，将第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个像素电极组，且每一像素电极组包括的电压极性相反的像素电极的数量相同，i为小于N的正整数。在对前一像素单元行进行扫描时，将后一像素单元行中所有像素电极分为多个像素电极组，像素电极组中所有像素电极之间电连接，像素电极组中电压极性相反的像素电极的数量相同，以使像素电极组中像素电极的电荷中和，减小对像素电极的充电时间和功耗。
【技术实现步骤摘要】
本专利技术涉及显示
，更为具体的说，涉及一种阵列基板、显示面板及显示装置。
技术介绍
液晶显示装置(LiquidCrystalDisplay，LCD)具有驱动电压低、功耗小、可靠性高、显示信息量大、无闪烁、成本低廉等优点，是一种理想的显示器材，如今已经被广泛应用于人们日常生活和工作当中。液晶显示装置包括有多个像素单元，每个像素单元都包括有一像素电极，其中，通过对每个像素电极进行充电，以驱动液晶分子偏转而达到使每个像素单元对应区域出光的目的，进而使液晶显示装置进行画面的显示。在对像素电极进行充电过程中，由于在每帧画面时需要对充电极性进行反转，因而，在显示下一帧画面时，在像素电极中需要中和上一帧画面时残留电荷后，才能对该像素电极进行有效的充电，对此使得显示装置的功耗较大，且使得对像素电极的充电时间延长，降低了显示装置的画面刷新率。
技术实现思路
有鉴于此，本专利技术提供了一种阵列基板、显示面板及显示装置，在对前一像素单元行进行扫描时，将后一像素单元行中所有像素电极分为多个像素电极组，每个像素电极组中所有像素电极之间电连接，且每个像素电极组中电压极性相反的像素电极的数量相同，以使像素电极组中多个像素电极之间实现电荷中和，以减小扫描该像素单元行时对像素电极的充电时间和功耗，保证显示装置的画面刷新率高。为实现上述目的，本专利技术提供的技术方案如下：一种阵列基板，包括：逐行扫描的第一像素单元行至第N像素单元行，每一所述像素单元行均包括多个像素单元，所述像素单元包括一像素电极，N为不小于2的整数，以及，连接单元，所述连接单元用于在扫描第i像素单元行时，将第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个像素电极组，且每一所述像素电极组包括的电压极性相反的像素电极的数量相同，i为小于N的正整数。可选的，所述阵列基板包括：第一级栅极线至第N级栅极线和栅极驱动单元，所述第一级栅极线至第N级栅极线依次与所述第一像素单元行至第N像素单元行对应，所述栅极驱动单元包括一输入端口和第一级输出端口至第N级输出端口，其中，第i级栅极线与第i级输出端口相连，所述栅极驱动单元用于在所述输入端口接入扫描信号后，所述第一级输出端口至第N级输出端口逐级输出所述扫描信号，以逐级扫描所述第一级栅极线至第N级栅极线；其中，所述连接单元包括第一子连接模块至第N-1子连接模块，且所述第一子连接模块至第N-1子连接模块依次与所述第二像素单元行至第N像素单元行对应电连接，所述第一子连接模块至第N-1子连接模块用于依次根据所述第一级输出端口至第N-1级输出端口输出的所述扫描信号的控制，在扫描所述第i像素单元行时，将所述第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个所述像素电极组。可选的，第一子连接模块至第N-1子连接模块均包括：多个第一晶体管，且所述第一晶体管的栅极与所述栅极驱动单元的相应输出端口连通，以及，同一所述像素电极组的任意两像素电极之间通过一所述第一晶体管的第一电极和第二电极相连。可选的，所述第二像素单元行至第N像素单元行中每一所述像素单元包括一第二晶体管，且所述第二晶体管的栅极连接相应级栅极线，所述第二晶体管的第一电极接入数据信号，且所述第二晶体管的第二电极连接所述像素电极；其中，所述第一晶体管的第一电极和第二电极分别连接相邻两像素单元的像素电极，所述相邻两像素单元的第二晶体管的第二电极侧对应的半导体层分别与所述第一晶体管的半导体层两端连通，且所述相邻两像素单元的第二晶体管的第二电极分别复用为所述第一晶体管的第一电极和第二电极。可选的，每一所述像素电极组包括两个像素电极，且所述两个像素电极为相邻的两像素电极。可选的，第j子连接模块的第一晶体管的栅极通过连接引线连接至第j级栅极线，以与所述栅极驱动单元的第j输出端口电连接；其中，所述连接引线位于相邻两像素单元之间，j为小于N的正整数。可选的，所述阵列基板包括与所述第一级栅极线至第N级栅极线异层设置的多条数据线；其中，所述连接引线与所述第一级栅极线至第N级栅极线位于同一导电层，所述连接引线与所述数据线的延伸方向相同，且所述连接引线与所述数据线之间具有交叠区域。可选的，所述阵列基板包括：基板；位于基板一侧的栅极金属层，所述栅极金属层包括所述第一晶体管和第二晶体管的栅极，以及，包括所述第一级栅极线至第N级栅极线；位于所述栅极层背离所述基板一侧的栅介质层；位于所述栅介质层背离所述基板一侧的半导体结构，所述半导体结构包括所述第一晶体管和第二晶体管的半导体层；以及，位于所述半导体层背离所述基板一侧的源漏金属层，所述源漏金属层包括所述第一晶体管和第二晶体管的第一电极和第二电极；或者，所述阵列基板包括：基板；位于基板一侧的半导体结构，所述半导体结构包括与所述第一晶体管和第二晶体管的半导体层；位于所述半导体层背离所述基板一侧的栅介质层；位于所述栅介质层背离所述基板一侧的栅极金属层，所述栅极金属层包括所述第一晶体管和第二晶体管的栅极，以及，包括所述第一级栅极线至第N级栅极线；位于所述栅极金属层背离所述基板一侧的绝缘层；以及，位于所述绝缘层背离所述基板一侧的源漏金属层，所述源漏金属层包括所述第一晶体管和第二晶体管的第一电极和第二电极。可选的，所述连接引线与所述半导体层不具有交叠区域。可选的，所述阵列基板还包括：虚拟子连接模块，所述虚拟子连接模块与所述第一像素单元行对应电连接，以及，所述虚拟子连接模块用于根据所述输入端口接入的所述扫描信号的控制，将所述第一像素单元行中所有像素单元对应的像素电极之间电连接为多个所述像素电极组。可选的，所述阵列基板还包括：虚拟子连接模块，所述虚拟子连接模块与所述第一像素单元行对应电连接；以及，所述栅极驱动单元还包括一虚拟级输出端口，所述虚拟级输出端口在所述输入端口接入所述扫描信号后，先于所述第一级输出端口输出所述扫描信号；其中，所述虚拟子连接模块用于根据所述虚拟级输出端口输出的所述扫描信号的控制，将所述第一像素单元行中所有像素单元对应的像素电极之间电连接为多个所述像素电极组。相应的，本专利技术还提供了一种显示面板，所述显示面板包括上述的阵列基板。最后，本专利技术还提供了一种显示装置，所述显示装置包括上述的显示面板。相较于现有技术，本专利技术提供的技术方案至少具有以下优点：本专利技术提供了一种阵列基板、显示面板及显示装置，包括：逐行扫描的第一像素单元行至第N像素单元行，每一所述像素单元行均包括多个像素单元，所述像素单元包括一像素电极，N为不小于2的整数，以及，连接单元，所述连接单元用于在扫描第i像素单元行时，将第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个像素电极组，且每一所述像素电极组包括的电压极性相反的像素电极的数量相同，i为小于N的正整数。由上述内容可知，本专利技术提供的技术方案，在对前一像素单元行进行扫描时，将后一像素单元行中所有像素电极分为多个像素电极组，每个像素电极组中所有像素电极之间电连接，且每个像素电极组中电压极性相反的像素电极的数量相同，以使像素电极组中多个像素电极之间实现电荷中和，以减小扫描该像素单元行时对像素电极的充电时间和功耗，保证显示装置的画面刷新率高。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于，包括：逐行扫描的第一像素单元行至第N像素单元行，每一所述像素单元行均包括多个像素单元，所述像素单元包括一像素电极，N为不小于2的整数，以及，连接单元，所述连接单元用于在扫描第i像素单元行时，将第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个像素电极组，且每一所述像素电极组包括的电压极性相反的像素电极的数量相同，i为小于N的正整数。
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：逐行扫描的第一像素单元行至第N像素单元行，每一所述像素单元行均包括多个像素单元，所述像素单元包括一像素电极，N为不小于2的整数，以及，连接单元，所述连接单元用于在扫描第i像素单元行时，将第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个像素电极组，且每一所述像素电极组包括的电压极性相反的像素电极的数量相同，i为小于N的正整数。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：第一级栅极线至第N级栅极线和栅极驱动单元，所述第一级栅极线至第N级栅极线依次与所述第一像素单元行至第N像素单元行对应，所述栅极驱动单元包括一输入端口和第一级输出端口至第N级输出端口，其中，第i级栅极线与第i级输出端口相连，所述栅极驱动单元用于在所述输入端口接入扫描信号后，所述第一级输出端口至第N级输出端口逐级输出所述扫描信号，以逐级扫描所述第一级栅极线至第N级栅极线；其中，所述连接单元包括第一子连接模块至第N-1子连接模块，且所述第一子连接模块至第N-1子连接模块依次与所述第二像素单元行至第N像素单元行对应电连接，所述第一子连接模块至第N-1子连接模块用于依次根据所述第一级输出端口至第N-1级输出端口输出的所述扫描信号的控制，在扫描所述第i像素单元行时，将所述第i+1像素单元行中所有像素单元对应的像素电极之间电连接为多个所述像素电极组。3.根据权利要求2所述的阵列基板，其特征在于，第一子连接模块至第N-1子连接模块均包括：多个第一晶体管，且所述第一晶体管的栅极与所述栅极驱动单元的相应输出端口连通，以及，同一所述像素电极组的任意两像素电极之间通过一所述第一晶体管的第一电极和第二电极相连。4.根据权利要求3所述的阵列基板，其特征在于，所述第二像素单元行至第N像素单元行中每一所述像素单元包括一第二晶体管，且所述第二晶体管的栅极连接相应级栅极线，所述第二晶体管的第一电极接入数据信号，且所述第二晶体管的第二电极连接所述像素电极；其中，所述第一晶体管的第一电极和第二电极分别连接相邻两像素单元的像素电极，所述相邻两像素单元的第二晶体管的第二电极侧对应的半导体层分别与所述第一晶体管的半导体层两端连通，且所述相邻两像素单元的第二晶体管的第二电极分别复用为所述第一晶体管的第一电极和第二电极。5.根据权利要求4所述的阵列基板，其特征在于，每一所述像素电极组包括两个像素电极，且所述两个像素电极为相邻的两像素电极。6.根据权利要求5所述的阵列基板，其特征在于，第j子连接模块的第一晶体管的栅极通过连接引线连接至第j级栅极线，以与所述栅极驱动单元的第j输出端口电连...
【专利技术属性】
技术研发人员：蔡选宪，蓝学新，
申请(专利权)人：厦门天马微电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。