半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，实现暗电流小的锗受光器。锗受光器(PD1)由在p型硅芯层(PSC)的上表面上依次层叠的p型锗层(PG)、非掺杂的i型锗层(IG)以及n型锗层(NG)构成，在i型锗层(IG)的侧面形成由硅构成的第1罩层(CA1)，在n型锗层(NG)的上表面以及侧面形成由硅构成的第2罩层(CA2)。另外，在n型锗层(NG)中导入了具有比锗的共价键半径更小的共价键半径的元素例如磷或者砷等。

【技术实现步骤摘要】

本专利技术涉及半导体装置及其制造技术，优选可利用于例如内置了锗受光器(光检测器)的半导体装置及其制造。
技术介绍
在日本特开平10-290023号公报(专利文献1)中记载了如下半导体光检测器：在n型硅层中形成用氧化硅膜覆盖了侧壁的槽，在槽内形成n型锗层、锗单晶层、p型锗层以及p型硅层，将锗单晶层用作光吸收层。在J.Fujikataetal.，“HighPerformanceSiliconWaveguide-IntegratedPINandSchottkyGePhotodiodesandtheirLinkwithInverter-TypeCMOSTIACircuits”(非专利文献1)中记载了由在硅基板上隔着BOX层形成的p+型硅层、在p+型硅层上形成的锗层、以及在锗层上形成的n+型硅锗层(或者非掺杂的硅锗层)构成的pinGe二极管构造以及肖特基Ge二极管构造受光器。【专利文献1】日本特开平10-290023号公报【非专利文献1】J.Fujikata，M.Noguchi，M.Miura，D.Okamoto，T.Horikawa，andY.Arakawa，“HighPerformanceSiliconWaveguide-IntegratedPINandSchottkyGePhotodiodesandtheirLinkwithInverter-TypeCMOSTIACircuits”ExtendedAbstractsofthe2013InternationalConferenceonSolidStateDevicesandMaterials，Fukuoka，2013，pp980-981
技术实现思路
在硅光子技术中，为了使光回路和电子回路融合，受光器不可缺少，利用了锗半导体的锗受光器被认为有前途。但是，在锗受光器中，在硅层和锗层的界面，产生由于共价键半径的差异或者离子注入所致的损伤等而引起的缺陷，存在暗电流(尽管未被照射光但仍流动的电流)增加这样的课题。其他课题和新的特征根据本说明书的记述以及附图将变得明确。一个实施方式的半导体装置具有：硅芯层、在硅芯层的上表面上形成的p型锗层、在p型锗层的上表面上形成的非掺杂的i型锗层、在i型锗层的上表面上形成的n型锗层、以及在n型锗层的上表面上形成的由硅构成的罩层。另外，在n型锗层中导入了具有比锗的共价键半径更小的共价键半径的元素。一个实施方式的半导体装置的制造方法包括：在硅芯层的上表面上形成p型锗层的工序；在p型锗层的上表面上形成非掺杂的i型锗层的工序；在i型锗层的上表面上以及侧面上形成由硅构成的第1罩层的工序；以及以覆盖第1罩层的方式形成第1绝缘膜的工序。其次，包括：加工i型锗层的上表面上的第1罩层以及第1绝缘膜而形成到达i型锗层的开口部的工序；在开口部的底面所露出的i型锗层的上表面上形成n型锗层的工序；以及在n型锗层的上表面上以及侧面上形成由硅构成的第2罩层的工序。其次，包括：以覆盖第2罩层的方式形成第2绝缘膜的工序；加工第2罩层的上表面上的第2绝缘膜而形成到达第2罩层的连接部的工序；以及在连接部的内部形成导电材料的工序。此处，p型锗层、i型锗层以及第1罩层是在同一装置内通过外延生长法而连续地形成的，n型锗层以及第2罩层是在同一装置内通过外延生长法而连续地形成的。另外，导入到n型锗层的杂质元素的共价键半径小于锗的共价键半径。根据一个实施方式，能够实现暗电流小的锗受光器。附图说明图1的(a)以及(b)分别是实施方式1的锗受光器的主要部分俯视图以及主要部分剖面图(沿着该图(a)的A-A线的剖面图)。图2的(a)以及(b)分别是示出实施方式1的锗受光器的制造工序的主要部分俯视图以及主要部分剖面图(沿着该图(a)的A-A线的剖面图)。图3的(a)以及(b)分别是接着图2的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图4的(a)以及(b)分别是接着图3的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图5的(a)以及(b)分别是接着图4的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图6的(a)以及(b)分别是接着图5的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图7的(a)以及(b)分别是接着图6的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图8的(a)以及(b)分别是接着图7的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图9的(a)以及(b)分别是接着图8的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图10的(a)以及(b)分别是实施方式2的锗受光器的主要部分俯视图以及主要部分剖面图(沿着该图(a)的B-B线的剖面图)。图11的(a)以及(b)分别是实施方式2的锗受光器的变形例的主要部分俯视图以及主要部分剖面图(沿着该图(a)的B-B线的剖面图)。图12的(a)以及(b)分别是实施方式3的锗受光器的主要部分俯视图以及主要部分剖面图(沿着该图(a)的C-C线的剖面图)。图13的(a)以及(b)分别是示出实施方式3的锗受光器的制造工序的主要部分俯视图以及主要部分剖面图(沿着该图(a)的C-C线的剖面图)。图14的(a)以及(b)分别是接着图13的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图15的(a)以及(b)分别是接着图14的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。图16的(a)以及(b)分别是接着图15的示出锗受光器的制造工序的主要部分俯视图以及主要部分剖面图。(符号说明)CA1：第1罩层；CA2：第2罩层；CTa、CTb：连接孔；IF1：第1绝缘膜(BOX层、下层包覆层)；IF2：第2绝缘膜；IF3：第3绝缘膜；IF4：第4绝缘膜；IF5：第5绝缘膜；IFA、IFB：绝缘膜(上层包覆层)；IG：非掺杂的i型锗层；NG：n型锗层；NSG：n型硅锗层；OP1：第1开口部；OP2：第2开口部；OP3：第3开口部；PD1、PD2、PD2a、PD3：锗受光器；PG：p型锗层；PL：插头；PSC：p型硅芯层；PSG：p型硅锗层；RP1、RP2：抗蚀剂图案；SC：硅芯层；SL：硅层(SOI层)；SUB：半导体基板。具体实施方式在以下的实施方式中，为便于说明，在有必要时分割为多个部分或者实施方式而进行说明，但除了特别明示的情况以外，它们并非相互无关，而是一方为另一方的一部分或者全部的变形例、详情、补充说明等的关系。另外，在以下的实施方式中，在提及到要素的数量等(包括个数、数值、量、范围等)的情况下，除了特别明示的情况以及原理上明确地限定于特定的数量的情况等以外，不限于该特定的数量，既可以是特定的数量以上也可以是特定的数量以下。另外，在以下的实施方式中，其构成要素(还包括要素步骤等)除了特别明示的情况以及原理上明确认为必须的情况等以外，显然并非是必须的。另外，在称为“由A构成”、“由A组成”、“具有A”、“包括(包含)A”时，除了特别明示为仅是该要素的意思的情况等以外，显然不排除其以外的要素。同样地，在以下的实施方式中，在提及到构成要素等的形状、位置关系等时，除了特别明示的情况以及原理上明确认为不是那样的情况等以外，包括实本文档来自技高网...

【技术保护点】
一种半导体装置，具有：硅芯层；第1导电类型的第1锗层，形成于所述硅芯层的上表面上；非掺杂的第2锗层，形成于所述第1锗层的上表面上；与所述第1导电类型不同的第2导电类型的第3锗层，形成于所述第2锗层的上表面上；以及罩层，形成于所述第3锗层的上表面上，在所述第3锗层中导入了具有比锗的共价键半径小的共价键半径的元素。

【技术特征摘要】
2015.07.07 JP 2015-1363311.一种半导体装置，具有：硅芯层；第1导电类型的第1锗层，形成于所述硅芯层的上表面上；非掺杂的第2锗层，形成于所述第1锗层的上表面上；与所述第1导电类型不同的第2导电类型的第3锗层，形成于所述第2锗层的上表面上；以及罩层，形成于所述第3锗层的上表面上，在所述第3锗层中导入了具有比锗的共价键半径小的共价键半径的元素。2.根据权利要求1所述的半导体装置，其特征在于，所述罩层由硅或者硅锗构成。3.根据权利要求1所述的半导体装置，其特征在于，在所述第3锗层中含有硅，所述第2锗层侧的所述第3锗层中的硅浓度比所述罩层侧的所述第3锗层中的硅浓度低。4.根据权利要求1所述的半导体装置，其特征在于，所述第2锗层的上表面的第1方向的宽度比所述第3锗层的下表面的所述第1方向的宽度大。5.根据权利要求1所述的半导体装置，其特征在于，所述第3锗层的上表面上的所述罩层的厚度是10nm以上且50nm以下。6.根据权利要求1所述的半导体装置，其特征在于，所述元素是磷、砷或者硼。7.一种半导体装置的制造方法，包括：(a)工序，在第1绝缘膜的上表面上形成硅芯层；(b)工序，在所述硅芯层的上表面上形成导入了第1导电类型的杂质的第1锗层；(c)工序，在所述第1锗层的上表面上形成非掺杂的第2锗层；(d)工序，在所述第2锗层的上表面上以及侧面上形成第1罩层；(e)工序，以覆盖所述第1罩层的方式形成第2绝缘膜；(f)工序，加工所述第2锗层的上表面上的所述第1罩层以及所述第2绝缘膜，形成到达所述第2锗层的开口部；(g)工序，在所述开口部的底面所露出的所述第2锗层的上表面上，形成导入了与所述第1导电类型不同的第2导电类型的杂质的第3锗层；(h)工序，在所述第3锗层的上表面上以及侧面上形成第2罩层；(i)工序，以覆盖所述第2罩层的方式形成第3绝缘膜；(j)工序，加工所述第2罩层的上表面上的所述第3绝缘膜，形成到达所述第2罩层的连接部；以及(k)工序，在所述连接部的内部形成导电材料，所述第1锗层、所述第2锗层以及所述第1罩层是在同一装置内通过外延生长法而依次形成的，所述第3锗层以及所述第2罩层是在同一装置内通过外延生长法而依次形成的。8.根据权利要求7所述的半导体装置的制造方法，其...

【专利技术属性】
技术研发人员：宇佐美达矢，小仓卓，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP