半导体结构及其制造方法技术

本发明专利技术公开一种半导体结构及其制造方法。半导体结构包括一基板、一漏极区、一源极区、一栅极以及一虚拟接触结构。漏极区及源极区形成于基板中。栅极形成于基板上且位于漏极区和源极区之间。虚拟接触结构形成于基板上，虚拟接触结构包括多个虚拟插塞，此些虚拟插塞具有多个深度，此些深度朝向漏极区递减。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构及其制造方法，且特别是涉及一种具有高击穿电压的半导体结构及其制造方法。
技术介绍
集成电路技术在其特征尺寸(featuresize)及集成密度(integrationdensity)上的发展，而将多种金属氧化物半导体晶体管装置(MOStransistordevice)整合至单一晶片(或晶元)中。举例而言，高压金属氧化物半导体晶体管装置以及混合信号电路(mixed-signalcircuit)可以结合并提供多种应用。对于高电压金属氧化物半导体晶体管装置而言，例如是可以承受高电压的侧向扩散金属氧化物半场效晶体管(lateraldiffusedMOSFETtransistor；LDMOS)，为了在高电压环境运作，高击穿电压(breakdownvoltage；BVD)以及高可靠性已经是目前已知的关键因素。然而，侧向扩散金属氧化物半场效晶体管的制作工艺及其结构对于其操作及功能都具有相当关键的影响。因此，持续地研发并改良高压半导体装置及其制作工艺仍然是业界的目标。
技术实现思路
本专利技术的目的在于提供一种半导体结构及其制造方法，实施例的半导体结构中，虚拟接触结构的多个虚拟插塞的多个深度朝向漏极区递减，因此可以有效地分散电场分布，而达到提高击穿电压的效果。为达上述目的，根据本
技术实现思路
的一实施例，提出一半导体结构。半导体结构包括一基板、一漏极区、一源极区、一栅极以及一虚拟接触结构(dummycontactstructure)。漏极区及源极区形成于基板中。栅极形成于基板上且位于漏极区和源极区之间。虚拟接触结构形成于基板上，虚拟接触结构包括多个虚拟插塞(dummyplugs)，此些虚拟插塞具有多个深度，此些深度朝向漏极区递减。根据本
技术实现思路
的另一实施例，提出一半导体结构的制造方法。半导体结构的制造方法包括以下步骤：提供一基板；形成一漏极区及一源极区于基板中；形成一栅极于基板上且位于漏极区和源极区之间；以及形成一虚拟接触结构于基板上，虚拟接触结构包括多个虚拟插塞，此些虚拟插塞具有多个深度，此些深度朝向漏极区递减。为了对本专利技术的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下：附图说明图1A为本
技术实现思路
一实施例的半导体结构的剖面示意图；图1B为本
技术实现思路
一实施例的半导体结构的局部上视示意图；图2为本
技术实现思路
另一实施例的半导体结构的示意图；图3A～图3C为本
技术实现思路
的实施例的半导体结构的电力线分布示意图；图4A～图4C为本
技术实现思路
一实施例的半导体结构的制造方法示意图。符号说明100、200：半导体结构102：基板104：第一注入区110：绝缘结构120：第二注入区130：栅极130e、140e：边缘132：栅极介电层134：栅极导电层136：分隔物140D：漏极区140S：源极区150：介电结构160：栅极接触孔162：源极接触孔164：漏极接触孔170：栅极接触结构170w、181w～185w：宽度171：导线层172：源极接触结构174：漏极接触结构180：虚拟接触结构181～187：虚拟插塞181d～185d：深度481～485：虚拟插塞孔D1：第一距离D2：第二距离Dr：扩散区S：间距STI：浅沟槽隔离具体实施方式根据本
技术实现思路
的实施例，半导体结构中，虚拟接触结构的多个虚拟插塞的多个深度朝向漏极区递减，因此可以有效地分散电力线分布，而达到提高击穿电压的效果。附图中相同的标号用以标示相同或类似的部分。需注意的是，附图已简化以利清楚说明实施例的内容，实施例所提出的细部结构仅为举例说明之用，并非对本
技术实现思路
欲保护的范围做限缩。具有通常知识者当可依据实际实施态样的需要对该些结构加以修饰或变化。图1A绘示根据本
技术实现思路
一实施例的半导体结构100的剖面示意图，图1B绘示根据本
技术实现思路
一实施例的半导体结构100的局部上视示意图。如图1A～图1B所示，半导体结构100包括一基板102、一漏极区140D、一源极区140S、一栅极130以及一虚拟接触结构(dummycontactstructure)180。漏极区140D及源极区140S形成于基板102中。栅极130形成于基板102上且位于漏极区140D和源极区140S之间。虚拟接触结构180形成于基板102上，虚拟接触结构180包括多个虚拟插塞(dummyplugs)，此些虚拟插塞具有多个深度，此些深度朝向漏极区140D递减。举例而言，如图1A所示，本实施例中，虚拟接触结构180包括5个虚拟插塞181～185，且此些虚拟插塞181～185分别具有深度181d～185d，其中最远离漏极区140D的深度181d为最大，而深度181d至深度185d渐次减小，最靠近漏极区140D的深度185d最小。实施例中，半导体结构100还包括一介电结构150，介电结构150形成于基板102上，虚拟插塞形成于介电结构150中。介电结构150例如是层间介电层(ILD)。实施例中，漏极区140D和源极区140S具有第一导电型，例如是N型导电型；基板102具有第二导电型，例如是P型导电型。虚拟插塞是由导电材料所制成，例如是多晶硅或钨。如图1A所示，虚拟插塞中具有最小深度者和栅极130的边缘130e相隔一第一距离D1，栅极130的边缘130e和漏极区140D的边缘140e相隔一第二距离D2，且第一距离D1相对于第二距离D2的比例D1/D2为小于或等于2/3。一实施例中，此比例D1/D2例如大约是1/2。举例而言，本实施例中，虚拟接触结构180包括5个虚拟插塞181～185，则第一距离D1是具有最小深度的虚拟插塞185和栅极130的边缘130e之间的距离。一些实施例中，虚拟插塞中具有最小深度者和栅极130的边缘130e之间的第一距离D1会根据虚拟插塞的数目而有所改变。以栅极130的边缘130e和漏极区140D的边缘140e的第二距离D2为3.0微米为例，虚拟插塞的数目为4时(虚拟接触结构180包括4个虚拟插塞)，第一距离D1例如是0.79微米；虚拟插塞的数目为5时，第一距离D1例如是1.01微米；虚拟插塞的数目为6时，第一距离D1例如是1.22微米；虚拟插塞的数目为7时，第一距离D1例如是1.42微米；虚拟插塞的数目为8时，第一距离D1例如是1.82微米；虚拟插塞的数目为9时，第一距离D1例如是2.07微米。实施例中，虚拟插塞的数目为至少2。一些实施例中，虚拟插塞的数目为3以上时，此些虚拟插塞的任两相邻者以一间距(spacing)S相隔开来；一实施例中，此些间距可以为相同。也就是说，当虚拟接触结构180包括3个虚拟插塞，且此3个虚拟插塞之间具有两个间距S时，此两个间距S可以实质上为相同，也就是此3个虚拟插塞之间为实质上等间距。举例而言，一实施例中，如图1A所示的结构中，虚拟接触结构180包括5个虚拟插塞181～185，则虚拟插塞181～185之间的四个间距S可以实质上为相同。一些实施例中，多个虚拟插塞的多个深度例如是以一深度差距(depthinterval)朝向漏极区140D递减，此深度差距例如是0.01～0.2微米(μm)。换言之，此深度差距表示相邻的两个虚拟插塞的深度之间的差异。举例而言，如图1A所示的实施例中，虚拟插塞181的深度181d和本文档来自技高网...

【技术保护点】
一种半导体结构，包括：基板；漏极区及源极区，形成于该基板；栅极，形成于该基板上且位于该漏极区和该源极区之间；以及虚拟接触结构，形成于该基板上，该虚拟接触结构包括多个虚拟插塞，其中该些虚拟插塞具有多个深度，该些深度朝向该漏极区递减。

【技术特征摘要】
1.一种半导体结构，包括：基板；漏极区及源极区，形成于该基板；栅极，形成于该基板上且位于该漏极区和该源极区之间；以及虚拟接触结构，形成于该基板上，该虚拟接触结构包括多个虚拟插塞，其中该些虚拟插塞具有多个深度，该些深度朝向该漏极区递减。2.如权利要求1所述的半导体结构，还包括：栅极接触结构，电连接至该栅极，其中该虚拟接触结构电连接至该栅极接触结构。3.如权利要求1所述的半导体结构，还包括：绝缘结构，形成于该基板中，其中该虚拟接触结构的至少一部分延伸至该绝缘结构中。4.如权利要求1所述的半导体结构，还包括：绝缘结构，形成于该基板中，其中该虚拟接触结构与该绝缘结构彼此分隔开来。5.如权利要求1所述的半导体结构，其中该些虚拟插塞中具有最小深度者和该栅极的一边缘相隔一第一距离，该栅极的该边缘和该漏极区的一边缘相隔一第二距离，且该第一距离相对于该第二距离的一比例为小于或等于2/3。6.如权利要求1所述的半导体结构，其中该些虚拟插塞的数目为至少3，且该些虚拟插塞的任两相邻者以一间距相隔开来，该些间距为相同。7.如权利要求1所述的半导体结构，其中该些虚拟插塞的该些深度以一深度差距朝向该漏极区递减，该深度差距为0.01～0.2微米。8.如权利要求1所述的半导体结构，其中该些虚拟插塞的该些深度以一深度递减比例朝向该漏极区递减，该深度递减比例为1％～30％，该深度递减比例为该些虚拟插塞中的相邻两者的该些深度的一差值相对于相邻两者的该些深度的较大者的比例。9.如权利要求1所述的半导体结构，其中该些虚拟插塞具有多个宽度，该些宽度朝向该漏极区递减。10.如权利要求9所述的半导体结构，其中该些虚拟插塞的该些宽度以一宽度差距朝向该漏极区递减，该宽度差距为0.01～0.1微米。11.如权利要求9所述的半导体结构，其中该些虚拟插塞的该些宽度以一宽度递减比例朝向该漏极区递减，该宽度递减比例为5％～80％，该宽度递减比例为该些虚拟插塞中的相邻两者的该些宽度的一差值相对于相邻两者的该些宽度的较大者的比例。12.如权利要求9所述的半导体结构，其中该栅极接触结构的一宽度大于该些虚拟插塞的该些宽度。13.一种...

【专利技术属性】
技术研发人员：萧世楹，张凯焜，游焜煌，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71