射频横向双扩散金属氧化物半导体器件及其制作方法技术

本发明专利技术提供一种射频横向双扩散金属氧化物半导体器件及其制作方法，其中制作方法包括：在衬底中形成沟槽，在所述沟槽内形成外延层，所述外延层的上表面与所述衬底的上表面齐平，在所述外延层中形成源区，在所述衬底与所述源区的表面形成金属连接层，以使所述衬底和所述源区通过所述金属连接层导通。本发明专利技术的射频横向双扩散金属氧化物半导体器件及其制作方法，通过在衬底中形成沟槽，改变了衬底的结构，从而通过衬底本身将源区引向器件的背面，无需进行长时间的高温推进，保证了外延层的厚度，增大了器件的击穿电压。

【技术实现步骤摘要】

本专利技术涉及半导体器件技术，尤其涉及一种射频横向双扩散金属氧化物半导体器件及其制作方法。
技术介绍
射频横向双扩散金属氧化物半导体器件在通信领域是常用的半导体器件，例如在宽带频率调制发射机、广播电视发射机、机载应答器等均成功的使用了射频横向双扩散金属氧化物半导体器件。射频横向双扩散金属氧化物半导体器件区别于其他功率器件最典型的特征在于其源区通过下沉层从背面引出，从而可以避免封装时的绑定线带来的源极寄生电感。图1为现有技术的射频横向双扩散金属氧化物半导体器件结构示意图，如图1所示，在现有技术中，一般是通过大剂量的注入离子，然后通过长时间的高温推进，让离子经过扩散形成下沉区101，下沉区101穿透外延层400至下层的衬底100，源区600通过下沉区101将源区600引向器件的背面。但是现有技术中，由于进行长时间的高温推进，会让衬底100的离子向上扩散至外延层400，减小了外延层400的厚度，导致整个器件的击穿电压变小。
技术实现思路
本专利技术提供一种射频横向双扩散金属氧化物半导体器件及其制作方法，以解决现有技术中提射频横向双扩散金属氧化物半导体器件在形成下沉区时长时间的高温推进而导致的击穿电压变小的问题。本专利技术一方面提供一种射频横向双扩散金属氧化物半导体器件及其制作方法，包括：在衬底中形成沟槽；在所述沟槽内形成外延层，所述外延层的上表面与所述衬底的上表面齐平；在所述外延层中形成源区；在所述衬底与所述源区的表面形成金属连接层，以使所述衬底和所述源区通过所述金属连接层导通。本专利技术另一方面提供一种射频横向双扩散金属氧化物半导体器件，包括：具有沟槽的衬底；在所述沟槽内形成的外延层，所述外延层的上表面与所述衬底的上表面齐平；在所述外延层中形成的源区；金属连接层，形成在所述衬底与所述源区的表面，所述金属连接层用于导通所述衬底和所述源区。由上述技术方案可知，本专利技术提供的射频横向双扩散金属氧化物半导体器件及其制作方法，通过在衬底中形成沟槽，改变了衬底的结构，从而通过衬底本身将源区引向器件的背面，无需进行长时间的高温推进，保证了外延层的厚度，增大了器件的击穿电压。附图说明图1为现有技术中的射频横向双扩散金属氧化物半导体器件结构意图；图2为本专利技术一实施例提供的的射频横向双扩散金属氧化物半导体器件制作方法的流程图；图3A-3G为本专利技术一实施例提供的射频横向双扩散金属氧化物半导体器件的各个步骤的结构示意图；图4为本专利技术另一实施例提供的射频横向双扩散金属氧化物半导体器件结构示意图。具体实施方式本实施例提供一种射频横向双扩散金属氧化物半导体器件的制作方法。如图2所示，图2为本专利技术实施例一的射频横向双扩散金属氧化物半导体器件制作方法的流程图，该射频横向双扩散金属氧化物半导体器件的制作方法包括：步骤201，在衬底中形成沟槽；步骤202，在沟槽内形成外延层，外延层的上表面与衬底的上表面齐平；步骤203，在外延层中形成源区；步骤204，在衬底与源区的表面形成金属连接层，以使衬底和源区通过金属连接层导通。本实施例的射频横向双扩散金属氧化物半导体器件的制作方法中，通过在衬底中形成沟槽，改变了衬底的结构，从而通过衬底本身将源区引向器件的背面，无需进行长时间的高温推进，保证了外延层的厚度，增大了器件的击穿电压。具体的，如图3A至3G所示，图3A-3G为本专利技术一实施例提供的射频横向双扩散金属氧化物半导体器件的各个步骤的结构示意图。如图3A所示，在衬底1上刻蚀沟槽包括:在衬底1表层形成掩膜层2，具体的，在衬底1的表层通过低压化学气相沉积沉积掩膜层2，掩膜层2的厚度为20000埃至40000埃。其中，衬底1可以采用硅衬底，其中掺杂有硼离子，硼离子的掺杂浓度为1×1018～1×1020原子/立方厘米，即衬底1的电阻率为0.001欧姆·厘米至0.01欧姆·厘米。如图3B所示，在掩膜层2表面形成具有图案的光阻3，以光阻3为掩膜，刻蚀第一预设区域的掩膜层21，如图3C所示，使第一预设区域下方的衬底1裸露，保留光阻3覆盖的第二预设区域的掩膜层22。具体的，采用干法刻蚀将第一预设区域的掩膜层21刻蚀掉，保留第二预设区域的掩膜层22是为了后续的沟槽刻蚀工艺中作为阻挡层。在这里需要说明的是，在采用干法刻蚀去除第一预设区域的掩膜层21时，由于干法刻蚀对二氧化硅的选择比高，因此，优选的，掩膜层2为二氧化硅，从而可以在刻蚀第一预设区域的掩膜层21时，不会刻蚀第一预设区域下方的衬底1。当然，掩膜层2也可以为氮化硅，此时需要严格的控制刻蚀时间。如图3C所示，将光阻3去除,以第二预设区域的掩膜层22作为掩膜，如图3D所示，刻蚀第一预设区域下方的衬底1，形成沟槽20，沟槽20的深度为6微米至15微米。由于有第二预设区域的掩膜层22作为掩膜保护，使得第二预设区域下方的衬底1不被刻蚀。其中，刻蚀工艺可以采用湿法刻蚀，优选的，采用干法刻蚀，从而可以避免侧向腐蚀衬底1，沟槽20的侧壁201与沟槽底部200之间的夹角为85度至90度。为了生成外延层，需要去除第二预设区域的掩膜层22，其中，采用氢氟酸溶液或者含有氢氟酸的混合溶液可以较好的去除掩膜层22。如图3E所示，采用外延工艺在衬底1上和沟槽20内形成厚外延层5。进一步的，如图3F所示，在去除第二预设区域的掩膜层22之后，在沟槽20内形成外延层4，外延层4的上表面与衬底1的上表面齐平，具体的实现方式可以对图3E中的厚外延层5进行平坦化以形成外延层4，外延层4的上表面与所述衬底的上表面齐平。其中，可以采用化学机械研磨(Chemicalmechanicalpolishing,简称CMP)进行研磨，使外延层4的上表面平整。为了实现更好的填充效果，厚外延层5的厚度为沟槽20深度的1.5-3倍，从而保证在平坦化的过程中使沟槽20填满。优选的，厚外延层5的厚度为10微米至30微米。需要说明的是，这里所说的厚外延层5的厚度是指未进行CMP工艺时的外延层的厚度。进一步的，如图3G所示，在外延层4中形成源区6，其中，源区6的导电类型和衬底1的导电类型相反，因此，需要在衬底1与源区6的表面形成金属连接层7，以使衬底1和源区6通过金属连接层7导通。具体的，源区6和衬底1之间可以有间隙，如图3G所示出的，当然源区6也可以和衬底1紧密相邻，只要保证金属连接层7同时与源区6和衬底1接触，即实现源区6和衬底1的导通即可。本实施例的射频横向双扩散金属氧化物半导体器件的制作方法中，通过在衬底1中形成沟槽20，改变了衬底1的结构，从而通过衬底1本身将源区6引向器件的背面，无需进行长时间的高温推进，保证了外延层4的厚度，增大了器件的击穿电压。此外，与现有技术相比，现有技术中的下沉层在进行高温推进的过程中越深入至衬底处电阻越大，下沉层的电阻率一般为渐变的增大的，上表面约为0.008欧姆·厘米，与衬底接触处约为0.2欧姆·厘米。而本申请衬底1的电阻率为0.001欧姆·厘米至0.01欧姆·厘米，衬底1的电阻也要远远的低于现有技术中下沉层的电阻，通过衬底1本身将源区6引向器件的背面，降低了器件的导通电阻，提高了器件的性能。在上述实施例的基础上，本实施例提供一射频横向双扩散金属氧化物半导体器件，如图3G所示，该器件包括：具有沟槽的衬底1、在沟槽内形成的外延层4、在本文档来自技高网...

【技术保护点】
一种射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：在衬底中形成沟槽；在所述沟槽内形成外延层，所述外延层的上表面与所述衬底的上表面齐平；在所述外延层中形成源区；在所述衬底与所述源区的表面形成金属连接层，以使所述衬底和所述源区通过所述金属连接层导通。

【技术特征摘要】
1.一种射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：在衬底中形成沟槽；在所述沟槽内形成外延层，所述外延层的上表面与所述衬底的上表面齐平；在所述外延层中形成源区；在所述衬底与所述源区的表面形成金属连接层，以使所述衬底和所述源区通过所述金属连接层导通。2.根据权利要求1所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，在衬底上刻蚀沟槽包括：在衬底表层形成掩膜层；在所述掩膜层表面形成具有图案的光阻；以所述光阻为掩膜，刻蚀第一预设区域的掩膜层，使所述第一预设区域下方的衬底裸露，保留所述光阻覆盖的第二预设区域的掩膜层；去除所述光阻；以所述第二预设区域的掩膜层为掩膜，刻蚀所述第一预设区域下方的衬底，形成所述沟槽。3.根据权利要求1所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，在所述沟槽内形成外延层，包括：采用外延工艺在所述衬底上和所述沟槽内形成厚外延层，对所述厚外延层进行...

【专利技术属性】
技术研发人员：马万里，闻正锋，赵文魁，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11