GOA电路制造技术

本发明专利技术公开了一种GOA电路，其包括：信号产生模块，用于生成第一时钟信号和第二时钟信号；所述第一时钟信号的波形和所述第二时钟信号的波形都具有两个下降沿；上拉控制模块，用于控制级传信号的输出、上拉所述下拉点的电位以及在所述第一输出端处于充电状态时，下拉所述控制点的电位；上拉模块，用于对所述第一输出端进行充电；下拉模块，用于在所述第一输出端处于非充电状态时，下拉所述下拉点的电位；下拉控制模块，用于在所述第一输出端处于非充电状态时，下拉所述第一输出端的电位；其中N为正整数。本发明专利技术能提升液晶面板的显示均一性。

【技术实现步骤摘要】

本专利技术涉及驱动
，特别涉及一种GOA电路。
技术介绍
传统的GOA(Gate driver On Array)技术方案，一般是在现有的薄膜晶体管阵列基板的制程中，将扫描驱动电路形成在阵列基板上，以实现对该薄膜晶体管阵列基板上的像素阵列逐行扫描。随着低温多晶硅(LTPS)半导体薄膜晶体管的发展，由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路也成为大家关注的焦点，并且System on Panel(SOP)的相关技术研究成为热点。在给像素充电后，薄膜晶体管的栅极关闭瞬间，会因为栅极与漏极之间的电容耦合发生馈通(Feedthrough)现象，导致像素实际充入的电压与数据线上的电压有差异。虽然可以通过调整公共电压来补偿这个差异，但是在制程出现偏差时，由于馈通电压越大，制程偏差导致的公共电压的不均就会越明显。因此降低像素充电时的馈通电压对提升面板显示均一性有很大意义。目前，部分用于栅极驱动的外接集成电路(Gate IC)能够输出具有两个下降沿的输出信号，以降低馈通电压，但对于GOA电路并不适用。GOA电路只能输出具有一个下降沿的输出信号，TFT的栅极关闭瞬间由恒压高电位VGH直接降低至恒压低电位VGL，不能降低像素充电时的馈通电压，不利于提升液晶面板的显示均一性。故，有必要提出一种GOA电路，以解决上述技术问题。
技术实现思路
本专利技术的目的在于提供一种GOA电路，以解决现有技术中现有GOA电路的输出端无法输出具有两个下降沿的波形信号，导致面板的均一性较差的技术问题。为解决上述问题，本专利技术的技术方案如下：一种GOA电路，其包括：至少两个相互级联的GOA单元，其中第N级GOA单元包括：第一公共信号输入端、第二公共信号输入端、高电平输入端、低电平输入端、第一时钟信号输出端、第三公共信号输入端、第四公共信号输入端、第二时钟信号输出端；第N-1级信号输入端、第N+1级信号输入端、第一控制端、第二控制端、下拉点、第一时钟信号输入端、第二时钟信号输入端、第一输出端、控制点；所述第N级GOA单元还包括：信号产生模块，分别与所述第一公共信号输入端、所述第二公共信号输入端、所述高电平输入端、所述低电平输入端、所述第一时钟信号输出端、所述第三公共信号输入端、所述第四公共信号输入端、以及所述第二时钟信号输出端连接，用于生成第一时钟信号和第二时钟信号；所述第一时钟信号的波形和所述第二时钟信号的波形都具有两个下降沿；上拉控制模块，分别与所述第N-1级信号输入端、所述第N+1级信号输入端、所述第一控制端、所述第二控制端、以及所述第一时钟信号输入端连接，用于控制级传信号的输出、上拉所述下拉点的电位以及在所述第一输出端处于充电状态时，下拉所述控制点的电位；上拉模块，分别与所述第二时钟信号输入端、所述第一输出端、所述下拉点连接，用于对所述第一输出端进行充电；下拉模块，分别与所述高电平输入端、所述第二时钟信号输入端、所述上拉控制模块连接，并与所述上拉模块共同连接于所述下拉点，用于在所述第一输出端处于非充电状态时，下拉所述下拉点的电位；下拉控制模块，分别与所述高电平输入端、所述低电平输出端连接，并与所述上拉控制模块、所述上拉模块连接；并与所述下拉模块共同连接于所述控制点，用于在所述第一输出端处于非充电状态时，下拉所述第一输出端的电位；其中N为正整数。本专利技术的GOA电路，由于在现有的GOA电路的基础上增加了信号产生模块，通过该信号产生模块生成具有两个下降沿的时钟信号，进一步使得输出信号具有两个下降沿，从而降低了馈通电压，提高了面板的均一性。【附图说明】图1为现有的GOA电路的电路图；图2为现有的GOA电路的时序图；图3为本专利技术第一种第一信号产生模块的电路图；图4为本专利技术第一种第二信号产生模块的电路图；图5为本专利技术的GOA电路中各时钟信号的时序图；图6为本专利技术第二种第一信号产生模块的电路图；图7为本专利技术第二种第二信号产生模块的电路图；图8为本专利技术的GOA电路的时序图。【具体实施方式】以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是以相同标号表示。本专利技术的GOA驱动电路适用于显示面板，例如TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示面板)、OLED(Organic Light Emitting Diode，有机发光二极管显示面板)等，本专利技术的GOA驱动电路用于向显示面板提供驱动信号(扫描信号)。参考图1，图1为现有的GOA电路的电路图。本实施例的GOA电路包括至少两个相互级联的GOA单元，设N为正整数，其中第N级GOA单元包括：高电平输入端、低电平输入端；第N-1级信号输入端、第N+1级信号输入端、第一控制端、第二控制端、下拉点Q、第一时钟信号输入端、第二时钟信号输入端、第一输出端、控制点P；高电平输入端输入的电压为VGH、低电平输入端输入的电压为VGL、第N-1级信号输入端输入的信号为G(N-1)、第N+1级信号输入端输入的信号为G(N+1)、第一控制端输入的信号为U2D、第二控制端输入的信号为D2U、下拉点Q、第一时钟信号输入端输入的信号为CK1或者CK2、第二时钟信号输入端输入的信号为CK2或者CK1、第一输出端的信号为G(N)、控制点P；其中，所述第N-1级信号输入端与第N-1级的GOA单元的第一输出端相连；所述第N+1级信号输入端与第N+1级的GOA单元的第一输出端相连；以第一级与最后一级GOA单元以外的GOA单元为例，如图1所示，所述第N级GOA单元还包括：上拉控制模块100、上拉模块200、下拉模块300、下拉控制模块400；上拉控制模块200，分别与所述第N-1级信号输入端、第N+1级信号输入端、第一控制端、第二控制端、第一时钟信号输入端连接，上拉控制模块200用于控制级传信号的输出，上拉所述下拉点的电位以及在所述第一输出端处于充电状态时，下拉所述控制点的电位；该级传信号为G(N+1)或者G(N-1)；上拉模块200，分别与所述第二时钟信号输入端、第一输出端、所述下拉点连接，上拉模块200用于对所述第一输出端进行充电；下拉模块300，分别与所述高电平输入端、所述第二时钟信号输入端、所述上拉控制模块100连接，并与所述上拉模块200共同连接于所述下拉点，下拉模块300用于在所述第一输出端处于非充电状时，下拉所述下拉点的电位；下拉控制模块400，分别与所述高电平输入端、所述低电平输出端连接，并与所述上拉控制模块100、上拉模块200连接；并与所述下拉模块300共同连接于所述控制点，用于在所述第一输出端处于非充电状态时，下拉所述第一输出端的电位。当正向扫描时，正向扫描控制信号U2D为高电平，反向扫描控制信号D2U为低电平，当扫描第1行时，该第N-1级信号输入端输入的信号为STV。当反向扫描时，正向扫描控制信号U2D为低电平，反向扫描控制信号D2U为高电平，当扫描最后一行时，该第N+本文档来自技高网...

【技术保护点】
一种GOA电路，其特征在于，包括：至少两个相互级联的GOA单元，其中第N级GOA单元包括：第一公共信号输入端、第二公共信号输入端、高电平输入端、低电平输入端、第一时钟信号输出端、第三公共信号输入端、第四公共信号输入端、第二时钟信号输出端；第N‑1级信号输入端、第N+1级信号输入端、第一控制端、第二控制端、下拉点、第一时钟信号输入端、第二时钟信号输入端、第一输出端、控制点；所述第N级GOA单元还包括：信号产生模块，分别与所述第一公共信号输入端、所述第二公共信号输入端、所述高电平输入端、所述低电平输入端、所述第一时钟信号输出端、所述第三公共信号输入端、所述第四公共信号输入端、以及所述第二时钟信号输出端连接，用于生成第一时钟信号和第二时钟信号；所述第一时钟信号的波形和所述第二时钟信号的波形都具有两个下降沿；上拉控制模块，分别与所述第N‑1级信号输入端、所述第N+1级信号输入端、所述第一控制端、所述第二控制端、以及所述第一时钟信号输入端连接，用于控制级传信号的输出、上拉所述下拉点的电位以及在所述第一输出端处于充电状态时，下拉所述控制点的电位；上拉模块，分别与所述第二时钟信号输入端、所述第一输出 端、所述下拉点连接，用于对所述第一输出端进行充电；下拉模块，分别与所述高电平输入端、所述第二时钟信号输入端、所述上拉控制模块连接，并与所述上拉模块共同连接于所述下拉点，用于在所述第一输出端处于非充电状态时，下拉所述下拉点的电位；下拉控制模块，分别与所述高电平输入端、所述低电平输出端连接，并与所述上拉控制模块、所述上拉模块连接；并与所述下拉模块共同连接于所述控制点，用于在所述第一输出端处于非充电状态时，下拉所述第一输出端的电位；其中N为正整数。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：至少两个相互级联的GOA单元，其中第N级GOA单元包括：第一公共信号输入端、第二公共信号输入端、高电平输入端、低电平输入端、第一时钟信号输出端、第三公共信号输入端、第四公共信号输入端、第二时钟信号输出端；第N-1级信号输入端、第N+1级信号输入端、第一控制端、第二控制端、下拉点、第一时钟信号输入端、第二时钟信号输入端、第一输出端、控制点；所述第N级GOA单元还包括：信号产生模块，分别与所述第一公共信号输入端、所述第二公共信号输入端、所述高电平输入端、所述低电平输入端、所述第一时钟信号输出端、所述第三公共信号输入端、所述第四公共信号输入端、以及所述第二时钟信号输出端连接，用于生成第一时钟信号和第二时钟信号；所述第一时钟信号的波形和所述第二时钟信号的波形都具有两个下降沿；上拉控制模块，分别与所述第N-1级信号输入端、所述第N+1级信号输入端、所述第一控制端、所述第二控制端、以及所述第一时钟信号输入端连接，用于控制级传信号的输出、上拉所述下拉点的电位以及在所述第一输出端处于充电状态时，下拉所述控制点的电位；上拉模块，分别与所述第二时钟信号输入端、所述第一输出 端、所述下拉点连接，用于对所述第一输出端进行充电；下拉模块，分别与所述高电平输入端、所述第二时钟信号输入端、所述上拉控制模块连接，并与所述上拉模块共同连接于所述下拉点，用于在所述第一输出端处于非充电状态时，下拉所述下拉点的电位；下拉控制模块，分别与所述高电平输入端、所述低电平输出端连接，并与所述上拉控制模块、所述上拉模块连接；并与所述下拉模块共同连接于所述控制点，用于在所述第一输出端处于非充电状态时，下拉所述第一输出端的电位；其中N为正整数。2.根据权利要求1所述的GOA电路，其特征在于，所述信号产生模块包括第一信号产生模块和第二信号产生模块；所述第一信号产生模块用于生成第一时钟信号；所述第一信号产生模块分别与所述第一公共信号输入端、所述第二公共信号输入端、所述高电平输入端、所述低电平输入端、所述第一时钟信号输出端连接；所述第二信号产生模块用于生成第二时钟信号；所述第二信号产生模块分别与所述第三公共信号输入端、第四公共信号输入端、所述高电平输入端、所述低电平输入端、以及所述第二时钟信号输出端连接。3.根据权利要求2所述的GOA电路，其特征在于，所述第一信号产生模块包括：第一薄膜晶体管，其包括第一栅极、第一源极和第一漏极，所述第一栅极与所述第一公共信号输入端连接，所述第一源极与所述高电平输入端连接，所述第一漏极与所述第一时钟信号输出端连接；第一电容，所述第一电容的一端与所述第一栅极连接，所述第一电容的另一端与所述第一漏极连接；第二薄膜晶体管，其包括第二栅极、第二源极和第二漏极，所述第二栅极与所述第二公共信号输入端连接，所述第二源极与所述低电平输入端连接，所述第二漏极与所述第一漏极连接。4.根据权利要求2所述的GOA电路，其特征在于，所述第二信号产生模块包括：第三薄膜晶体管，其包括第三栅极、第三源极和第三漏极，所述第三栅极与所述第三公共信号输入端连接，所述第三源极与所述高电平输入端连接，所述第三漏极与所述第二时钟信号输出端连接；第二电容，所述第二电容的一端与所述第三栅极连接，所述第二电容的另一端与所述第三漏极连接；第四薄膜晶体管，其包括第四栅极、第四源极和第四漏极，所述第四栅极与所述第四公共信号输入端连接，所述第四源极与所述低电平输入端连接，所述第四漏极与所述第三漏极连接。5.根据权利要求2所述的GOA电路，其特征在于，所述第一信号产生模块包括：第五薄膜晶体管，其包括第五栅极、...

【专利技术属性】
技术研发人员：龚强，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42