形成用于镀覆的图案的方法及形成精细电路图案的方法技术

本发明专利技术涉及一种形成用于镀覆的图案的方法以及使用该方法形成精细电路图案的方法。根据本发明专利技术的实施例，在通过蚀刻光致抗蚀剂层形成镀覆图案的方法中，光致抗蚀剂层由不包含光活性复合物(PAC)的光致抗蚀剂形成，并且，通过电感耦合等离子体蚀刻执行蚀刻。

【技术实现步骤摘要】
【专利说明】本申请要求于2014年10月21日提交的第10-2014-0142540号韩国专利申请的权益，该申请的全部内容在此通过弓I用包含于本申请。
本专利技术涉及一种形成用于镀覆的图案的方法及一种使用该方法形成精细电路的方法。
技术介绍
通常，通过在由各种热固性树脂制成的板的一侧或者双侧布设铜线，形成印刷电路板之后，把集成电路或者电子组件固定在板上，并且，将集成电路或电子组件电连接并用绝缘材料进行涂覆。近来，由于电子工业的发展，对高功能性电子元件的需求已经迅速增加，因此，需要用以装备这些电子元件的印刷电路板以及大规模布线技术。因此，已经对制造印刷电路板的过程中形成电路布线的方法的开展了积极的研究，尤其是关于形成能够实现精细电路图案的电路的方法。专利文献I ??第10-0678860号韩国专利公开
技术实现思路
本专利技术的一个目的是提供一种形成用于镀覆的图案的方法，在形成用于电路图案的镀覆图案过程中，并不一定需要如曝光和显影等光刻法过程。而且，本专利技术的另一个目的是提供一种形成精细电路图案的方法，该方法可利用通过不包含光刻法过程的干法蚀刻来形成镀覆图案的方法，形成高宽厚比和精细线宽的精细电路图案根据为实现所述目标的本专利技术实施例，提供了一种形成用于镀覆的图案的方法，当为了形成具有高宽厚比和精细线宽的镀覆图案而形成镀覆图案时，所述方法能够防止由于湿法显影过程中的显影剂导致的图案膨胀现象造成的图案变形或坍塌。本专利技术提出了一种形成用于镀覆的图案的方法，所述方法不包含湿法显影过程，即，使用不包含光刻法过程的干法蚀刻。为此，利用不包含光活性复合物(PAC)的光致抗蚀剂作为用以形成镀层用图案的层，并且，通过如电感耦合等离子体(ICP)蚀刻等的干法蚀刻来蚀刻该层。利用通过干法蚀刻(不包含光刻过程)形成用于镀覆的图案的方法来形成镀覆图案，并且提供一种形成具有高宽厚比和精细线宽的电路图案的方法，可实现本专利技术的另一个目的。【附图说明】根据以下参考附图对实施例的描述，本主要专利技术构思的这些和/或其他方面将变得清晰且易于领会，在附图中:图1是利用根据本专利技术实施例的形成用于进行镀覆的图案的方法来形成精细电路图案的方法的过程的流程图；图2至图9是示出了形成精细电路图案的方法的过程流程图；图2是载体膜、非PAC PR层和掩模膜的截面图；图3是将第一膜和第二膜层压在一起的截面图，所述第一膜由掩模膜形成在非PAC PR层上而形成，所述第二膜由种子层形成在基底上而形成；图4是第一膜和第二膜层压在一起的状态下在掩模膜上形成的PR图案的截面图；图5是形成掩模膜图案的截面图；图6是形成非PAC PR层图案的截面图；图7是形成镀覆图案的截面图；图8是暴露镀覆图案和种子层的截面图；图9是形成包括种子层图案和镀覆图案的精细电路图案的截面图；图10是示出了形成在本专利技术的非PAC PR层图案侧壁的扇贝形状的透射电子显微镜(TEM)照片；图11是示出了使用根据本专利技术另一实施例的形成用于镀覆的图案的方法来形成精细电路图案的方法的过程的流程图；以及图12是图11中步骤S310的截面图。【具体实施方式】将参照附图描述用以实现上述目标的本专利技术的实施例。在本描述中，相同的参考标号表示相同的元件，并且，省去了额外的重复描述或者本专利技术的含义的限制性解释。在本描述中，除了元件被描述成“直接地结合或连接到”或者“直接地设置在”其他元件中之外，当一个元件被描述成“连接或结合到”或者“设置在”另一个元件中时，该元件可“直接地”连接或结合到其他元件或者“直接地”设置在其他元件中，或者通过介于两者之间的另外的元件连接或结合到其他的元件或者设置在其他的元件中。尽管在本说明书中使用单数形式，但是，应该注意的是，除非与专利技术构思矛盾或者明确示出，否则，单数形式可用作代表复数形式的概念。应该理解的是，如在这里使用的“具有”、“包含”和“包括”等术语并不排除存在或者添加一个或者更多其他元件或其组合。提供说明书中参考的图作为示例，用以描述本专利技术的实施例，并且，为有效地描述技术特征，在图中可放大形状、尺寸以及厚度。在下文中，参照图1至图10，将详细描述根据本专利技术实施例的使用形成镀层图案的方法形成精细电路图案的方法。根据本专利技术实施例的形成精细电路图案的方法包括形成镀覆图案的方法；并且，因此，用形成精细电路图案方法的描述代替形成镀覆图案的方法。图1是利用根据本专利技术实施例的形成用于镀覆的图案的方法来形成精细电路图案的方法的过程的流程图；图2至图9是示出了形成精细电路图案的方法的过程流程图，其中，图2是载体膜、非PAC PR层和掩模膜的截面图，图3是将第一膜和第二膜层压在一起的截面图，所述第一膜由掩模膜形成在非PAC PR层上而形成，所述第二膜由种子层形成在基底上而形成，图4是第一膜和第二膜层压在一起的状态下在掩模膜上形成的PR图案的截面图，图5是形成掩模膜图案的截面图，图6是形成非PAC PR层图案的截面图，图7是形成镀覆图案的截面图，图8是暴露镀覆图案和种子层的截面图，图9是形成包括种子层图案和镀覆图案的精细电路图案的截面图，图10是示出了形成在本专利技术的非PAC PR层图案侧壁的扇贝形状的透射电子显微镜(TEM)照片。参照图1至图2，在步骤S210，不包括任何光活性复合物(PAC)的光阻剂膜114和掩模层116依次形成在制备好的载体膜112上。以下，把不包括任何PAC的光阻剂膜114称为非PAC PR层。本专利技术的非PAC PR层114由光致抗蚀剂组成，所述光致抗蚀剂不包含任何光活化的光活性复合物。后面，非PAC PR层被用作用以进行镀覆以形成镀覆图案的图案(参照图7的140)，并且，所述非PAC PR层是从最终结构中移除的牺牲层。一般光致抗蚀剂是高分子复合物，其特点是受光照改变，用于光刻，并且包括受光活化的光活性复合物。包含在光致抗蚀剂中的光活性复合物相对较贵，且提高了光致抗蚀剂的生产成本。因此，在实施例中，把高成本的PAC从光致抗蚀剂中去除，以避免生产成本的增加。作为示例，非PAC PR层114可由不包括PAC成分的酚醛树脂形成，但是，本专利技术不限于此。考虑到高宽厚比，可改变这些非PAC PR层114的厚度，高宽厚比被看作是形成电路图案的镀覆图案的目标，并且，非PAC PR层114的期望厚度是比目标镀覆图案(参照图7中的140)的厚度厚I μπι至ΙΟμπι。这里，如果非PAC PR层114比目标镀覆图案厚的厚度小I μπι，那么当为了形成镀覆图案而进行镀覆时，在相邻镀覆图案间会发生电短路。另一方面，如果非PAC PR层114比目标镀覆图案厚度的厚超过10 μπι，那么在用以形成镀覆图案的电浆过程可能难于进行蚀刻过程，并且，可能制出有缺陷的图案。同时，当应用于多层印刷电路板时，由于与以上描述相同的原因，非PAC PR层114的期望厚度是比铜线路层的厚度厚I ym至ΙΟμπι。而且，可期望把非PAC PR层114形成为预固化状态，以在随后的层压过程容易地附着种子层。在这种情况下，通过利用丝网印刷、旋转涂覆和喷涂等工艺把不包括PAC的光致抗蚀剂涂覆在载体膜112的整个上表面，来使非PAC PR层114形成为预固化状态。这里，涂覆过程并不局限于以上提到的方法，并且，也可应用其他涂覆方法，而不受限制本文档来自技高网...

【技术保护点】
一种通过蚀刻光致抗蚀剂层形成用于镀覆的图案的方法，其中，光致抗蚀剂层由不包含光活性复合物的光致抗蚀剂形成，通过电感耦合等离子体蚀刻过程执行蚀刻。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜埈锡，土桥诚，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR