晶片封装体及其制造方法技术

一种晶片封装体及其制造方法。晶片封装体包含基底、导电层及多个散热连结。基底包含光感测区，且具有相对设置的上表面及下表面。导电层设置于基底的下表面，且包含大致对准光感测区的遮光浮置导电层。多个散热连结设置于基底的下表面的下方。本发明专利技术可解决现有技术中所述的漏光及散热不佳等问题。

【技术实现步骤摘要】

本专利技术是有关一种晶片封装体及其制造方法。
技术介绍
随着电子或光电产品诸如数字相机、具有影像拍摄功能的手机、条码扫瞄器(bar code reader)以及监视器需求的增加，半导体技术发展的相当快速，且半导体晶片的尺寸有微缩化(miniaturization)的趋势，而其功能也变得更为复杂。大多数的半导体晶片通常为了效能上的需求而置放于一封装体内，其有助于操作上的稳定性。然而，现有的晶片封装体仍有漏光及散热不佳等问题有待解决。因此，目前亟需一种新颖的晶片封装体，以期能够解决上述问题。
技术实现思路
本专利技术提供一种晶片封装体，其包含基底、导电层及多个散热连结。基底包含光感测区，导电层包含遮光浮置导电层，而遮光浮置导电层大致对准光感测区，以避免漏光。散热连结设置于基底的下表面，以帮助散热。因此，本专利技术的晶片封装体可解决现有技术中所述的漏光及散热不佳等问题。本专利技术提供的晶片封装体包含基底、导电层及多个散热连结。基底包含光感测区，且具有相对设置的上表面及下表面。导电层设置于基底的下表面，且包含大致对准光感测区的遮光浮置导电层。多个散热连结设置于基底的下表面的下方。根据本专利技术一实施例，晶片封装体还包含收光结构，收光结构设置于基底的光感测区的上表面。根据本专利技术一实施例，散热连结为浮置，并设置于遮光浮置导电层的下方。根据本专利技术一实施例，散热连结接触遮光浮置导电层。根据本专利技术一实施例，晶片封装体还包含绝缘层，绝缘层夹设于基底与导电层之间。根据本专利技术一实施例，导电层还包含重布线层，重布线层与遮光浮置导电层彼此分离。根据本专利技术一实施例，晶片封装体还包含多个导电连结，多个导电连结设置于重布线层的下方，并电性连接重布线层。根据本专利技术一实施例，各散热连结的顶面的高度与各导电连结的顶面的高度大致相同。根据本专利技术一实施例，散热连结为焊球。根据本专利技术一实施例，散热连结排列成焊球阵列。本专利技术另提供一种晶片封装体的制造方法，包括：提供晶圆，其包含基底及至少一导电垫区，基底包含多个光感测区，且具有相对设置的上表面及下表面，导电垫区设置于基底的上表面且位于光感测区之外；移除基底的一部分以形成穿孔露出导电垫区；形成于基底的下表面的下方绝缘层，绝缘层覆盖穿孔的侧壁；于绝缘层下方形成彼此分离的多个遮光浮置导电层及重布线层，遮光浮置导电层分别大致对准收光结构，重布线层电性连接导电垫区；以及于遮光浮置导电层、重布线层或其组合的下方形成多个散热连结。根据本专利技术一实施例，散热连结为浮置，并形成于遮光浮置导电层的下方。根据本专利技术一实施例，晶片封装体的制造方法还包含于重布线层的下方形成导电连结，导电连结电性连接重布线层。根据本专利技术一实施例，于同一制程步骤中形成散热连结及形成导电连
结。根据本专利技术一实施例，晶片封装体的制造方法还包含于形成遮光浮置导电层及重布线层之后，形成覆盖遮光浮置导电层、重布线层或其组合的保护层。根据本专利技术一实施例，晶片封装体的制造方法还包含沿着切割道切割晶圆，以形成多个晶片封装体。根据本专利技术一实施例，晶片封装体的制造方法还包含于提供晶圆之后，对基底的下表面进行薄化制程。附图说明为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：图1绘示根据本专利技术一实施例的一种晶片封装体的剖面示意图；图2绘示根据本专利技术一实施例的一种晶片封装体的基底的下表面的俯视示意图；以及图3A-3F是绘示依照本专利技术一实施例的一种晶片封装体的制造方法的各制程阶段的剖面示意图。其中，附图中符号的简单说明如下：10：晶片封装体100：晶圆110：基底110a：上表面110b：下表面110c：穿孔120：导电层122：遮光浮置导电层124：重布线层130：散热连结140：导电连结150：收光结构160：导电垫区170：绝缘层180：保护层210：透明基板220：间隔层300：切割道d1、d2：间距h1、h2：高度LSR：光感测区。具体实施方式以下将以图式揭露本专利技术的多个实施例，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施例中，这些实务上的细节是非必要的。此外，为简化图式起见，一些已知惯用的结构与元件在图式中将以简单示意的方式绘示。为了解决现有技术所述的问题，本专利技术提供一种晶片封装体，其包含基底、导电层及多个散热连结。基底包含光感测区，导电层包含遮光浮置导电层，而遮光浮置导电层大致对准光感测区，以避免漏光。散热连结设置于基底的下表面，以帮助散热。因此，本专利技术的晶片封装体可解决现有技术中所
述的漏光及散热不佳等问题。以下将详细说明晶片封装体的数种实施例。本专利技术的晶片封装体可应用于各种包含有源元件、无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(micro Electro Mechanical System,MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)。特别是可选择使用晶圆级的封装(wafer scale package,WSP)制程对影像感测元件、发光二极管(light-emitting diodes,LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(ink printer heads)等半导体晶片进行封装。上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的晶片封装体。然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。图1绘示根据本专利技术一实施例的一种晶片封装体10的剖面示意图。请参阅图1，晶片封装体10包含基底110、导电层120及多个散热连结130。在本实施例中，晶片封装体10为影像感测元件封装体(image sensor package)，但不限于此。基底110可例如为硅基底或其他半导体基底，如硅、锗或III-V族元素基底。基底110具有一上表面110a及一下表面110b相对设置，以及一导电垫区160位于上表面110a下。导电垫区160的材质可为铝、铜、金、其他合适的金属材料或其组合。在本专利技术的部分实施例中，基底110包含半导体元件、内层介电层(ILD)、内金属介电层(IMD)、钝化层(passivation layer)与内连金属结构。值得注意的是，导电垫区160为基底110中的内连金属结构，其具有多
个平行排列的金属层与连接此些金属层的连通柱(via)。内金属介电层位于此些金属层之间，而连通柱通过内金属介电层以电本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：基底，包含光感测区，且具有相对设置的上表面及下表面；导电层，设置于该基底的下表面，且包含大致对准该光感测区的遮光浮置导电层；以及多个散热连结，设置于该基底的该下表面的下方。

【技术特征摘要】
2015.05.28 US 62/167,5331.一种晶片封装体，其特征在于，包括：基底，包含光感测区，且具有相对设置的上表面及下表面；导电层，设置于该基底的下表面，且包含大致对准该光感测区的遮光浮置导电层；以及多个散热连结，设置于该基底的该下表面的下方。2.根据权利要求1所述的晶片封装体，其特征在于，还包含收光结构，该收光结构设置于该基底的该光感测区的该上表面。3.根据权利要求1所述的晶片封装体，其特征在于，该多个散热连结为浮置，并设置于该遮光浮置导电层的下方。4.根据权利要求3所述的晶片封装体，其特征在于，该多个散热连结接触该遮光浮置导电层。5.根据权利要求1所述的晶片封装体，其特征在于，还包含绝缘层，该绝缘层夹设于该基底与该导电层之间。6.根据权利要求1所述的晶片封装体，其特征在于，该导电层还包含重布线层，该重布线层与该遮光浮置导电层彼此分离。7.根据权利要求6所述的晶片封装体，其特征在于，还包含多个导电连结，该多个导电连结设置于该重布线层的下方，并电性连接该重布线层。8.根据权利要求7所述的晶片封装体，其特征在于，各该散热连结的顶面的高度与各该导电连结的顶面的高度大致相同。9.根据权利要求1所述的晶片封装体，其特征在于，该多个散热连结为焊球。10.根据权利要求9所述的晶片封装体，其特征在于，该多个散热连结排列成焊球阵列。11.一种晶片封装体的制造方法，其特征在于，包...

【专利技术属性】
技术研发人员：黄玉龙，廖季昌，刘沧宇，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71