金属栅极的制备方法技术

本发明专利技术的金属栅极的制备方法，包括：提供半导体衬底，半导体衬底包括具有第一伪栅极的第一区域和具有第二伪栅极的第二区域，且具有覆盖第一伪栅极和第二伪栅极的层间介质层，第一伪栅极高度高于第二伪栅极高度；化学机械研磨层间介质层，暴露出第一伪栅极；去除第一伪栅极，形成第一沟槽；在第一沟槽的侧壁和底壁及层间介质层上形成第一功函数调节层和第一金属栅极；化学机械研磨第一金属栅极、第一功函数调节层及层间介质层，暴露出第二伪栅极；去除第二伪栅极，形成第二沟槽；在第二沟槽的侧壁和底壁及层间介质层上形成第二功函数调节层和第二金属栅极；去除第二沟槽外的第二金属栅极和第二功函数调节层。本发明专利技术能简化金属栅极的制备工艺。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，尤其涉及一种金属栅极的制备方法。
技术介绍
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。现在通常采用的HKMG工艺都是gate last，然而high k又可以分为high k last和high k first。并且，由于NMOS和PMOS的阈值电压不同，NMOS和PMOS需要使用不同的功函数调节层。金属栅极(metal gate)的形成过程可以分为一次成型和两次成型。其中，一次成型是指NMOS和PMOS区域的伪栅极同时去除，并且最终通过一次金属沉积和研磨形成功函数调节层和金属栅极，只是中间过程中的部分功函数调节层需要选择性刻蚀。然而，一次成型中功函数调节层和金属栅极的选择性刻蚀难度较大，为了降低难度采用两次成型工艺，两次成型是指先去除PMOS区域的伪栅极，然后完成PMOS区域的功函数调节层和金属栅极的沉积，再去除NMOS区域的伪栅极，并完成NMOS区域的功函数调节层和金属栅极的沉积，但是两次成型工艺过程更冗长。
技术实现思路
本专利技术的目的在于提供金属栅极的制备方法，解决现有技术中金属栅极制备工艺冗长的问题。为解决上述技术问题，本专利技术提供一种金属栅极的制备方法，包括：提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极，所述第二区域具有位于所述半导体衬底表面的第二伪栅极，所述半导体衬底表面具有覆盖所述第一伪栅极和所述第二伪栅极的层间介质层，其中，所述第一伪栅极的高度高于所述第二伪栅极的高度；化学机械研磨所述层间介质层，暴露出所述第一伪栅极；去除所述第一伪栅极，形成第一沟槽；在所述第一沟槽的侧壁和底壁及所述层间介质层上形成第一功函数调节层，并在所述第一功函数调节层上形成第一金属栅极；化学机械研磨所述第一金属栅极、第一功函数调节层及所述层间介质层，暴露出所述第二伪栅极；去除所述第二伪栅极，形成第二沟槽；在所述第二沟槽的侧壁和底壁及所述层间介质层上形成第二功函数调节层，并在所述第第二功函数调节层上形成第二金属栅极；去除所述第二沟槽外的所述第二金属栅极和所述第二功函数调节层。可选的，所述第一伪栅极的高度比所述第二伪栅极的高度高可选的，形成所述第一伪栅极和所述第二伪栅极的步骤包括：在所述半导体衬底表面形成多晶硅膜层；选择性刻蚀所述多晶硅膜层，形成分立的多晶硅栅极；刻蚀部分多晶硅栅极，形成所述第二伪栅极，剩余的部分多晶硅栅极形成所述第一伪栅极，使得所述第一伪栅极的高度高于所述第二伪栅极的高度。可选的，所述第一区域用于形成PMOS，所述第二区域用于形成NMOS，所述第一区域和所述第二区域之间通过浅沟槽隔离结构隔离。可选的，所述层间介质层为氧化硅，所述层间介质层的厚度为可选的，所述第一功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，所述第一功函数调节层的厚度为可选的，所述第一金属栅极的材料为铝、钨、铜中的一种，所述第一金属栅极的厚度为可选的，所述第二功函数调节层的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，所述第二功函数调节层的厚度为可选的，所述第二金属栅极的材料为铝、钨、铜中的一种，所述第二金属栅极的厚度为可选的，采用化学机械研磨工艺去除所述第二沟槽之外的所述第二功函数调节层以及所述第二金属栅极。与现有技术相比，本专利技术提供的金属栅极的制备方法中，第一伪栅极的高度高于第二伪栅极的高度，不必在层间介质层的表面形成掩膜，仅采用一步化学机械研磨工艺，即可将第一伪栅极暴露出来，从而形成第一金属栅极。同时，采用一步化学机械研磨去除第一沟槽以外的第一金属栅极、第一功函数调节层及层间介质层，从而将第二伪栅极暴露出来，形成第二金属栅极。本专利技术中，利用第一伪栅极与第二伪栅极之间的高度差，能够避免去除第一伪栅极和第二伪栅极前在层间介质层上形成掩膜、光阻等工艺，从而简化形成金属栅极的制备工艺。附图说明图1为本专利技术一实施例中金属栅极制备方法的流程图；图2为本专利技术一实施例中第一伪栅极和第二伪栅极的结构示意图；图3为本专利技术一实施例中暴露出第一伪栅极的结构示意图；图4为本专利技术一实施例中形成第一沟槽的结构示意图；图5为本专利技术一实施例中形成第一功函数调节层及第一金属栅极的结构示意图；图6为本专利技术一实施例中暴露出第二伪栅极的结构示意图；图7为本专利技术一实施例中形成第二沟槽的结构示意图；图8为本专利技术一实施例中形成第二功函数调节层和第二金属栅极的结构示意图；图9为本专利技术一实施例中形成金属栅极的结构示意图。具体实施方式下面将结合示意图对本专利技术的栅极的制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供的金属栅极的制备方法中，第一伪栅极的高度高于第二伪栅极的高度，不必在层间介质层的表面形成掩膜，仅采用一步化学机械研磨工艺，即可将第一伪栅极暴露出来，从而形成第一金属栅极。同时，采用一步化学机械研磨去除第一沟槽以外的第一金属栅极、第一功函数调节层及层间介质层，从而将第二伪栅极暴露出来，形成第二金属栅极。本专利技术中，利用第一伪栅极与第二伪栅极之间的高度差，能够避免去除第一伪栅极和第二伪栅极前在层间介质层上形成掩膜、光阻等工艺，从而简化形成金属栅极的制备工艺。下文结合附图对本专利技术的金属栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图9为各步骤对应的结构示意图，金属栅极的制备方法包括如下步骤：首先，参考图2所示，执行步骤S1，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构。所述半导体衬底100中具有相互隔离的第一区域110和第二区域120，其中，所述第一区域110用于形成PMOS，所述第二区域120用于形成NMOS，所述第一区域110和所述第二区域120之间通过浅沟槽隔离结构130隔离。当然，本专利技术的其他实施例中还可以为：第一区域110用于形成NMOS，第二区域120用于形成PMOS，本专利技术对此不予限定。本实施例中，所述第一区域110具有位于所本文档来自技高网...

【技术保护点】
一种金属栅极的制备方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极，所述第二区域具有位于所述半导体衬底表面的第二伪栅极，所述半导体衬底表面具有覆盖所述第一伪栅极和所述第二伪栅极的层间介质层，其中，所述第一伪栅极的高度高于所述第二伪栅极的高度；化学机械研磨所述层间介质层，暴露出所述第一伪栅极；去除所述第一伪栅极，形成第一沟槽；在所述第一沟槽的侧壁和底壁及所述层间介质层上形成第一功函数调节层，并在所述第一功函数调节层上形成第一金属栅极；化学机械研磨所述第一金属栅极、第一功函数调节层及所述层间介质层，暴露出所述第二伪栅极；去除所述第二伪栅极，形成第二沟槽；在所述第二沟槽的侧壁和底壁及所述层间介质层上形成第二功函数调节层，并在所述第第二功函数调节层上形成第二金属栅极；去除所述第二沟槽外的所述第二金属栅极和所述第二功函数调节层。

【技术特征摘要】
1.一种金属栅极的制备方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有相互隔离的第一区域和第二区域，所述第一区域具有位于所述半导体衬底表面的第一伪栅极，所述第二区域具有位于所述半导体衬底表面的第二伪栅极，所述半导体衬底表面具有覆盖所述第一伪栅极和所述第二伪栅极的层间介质层，其中，所述第一伪栅极的高度高于所述第二伪栅极的高度；化学机械研磨所述层间介质层，暴露出所述第一伪栅极；去除所述第一伪栅极，形成第一沟槽；在所述第一沟槽的侧壁和底壁及所述层间介质层上形成第一功函数调节层，并在所述第一功函数调节层上形成第一金属栅极；化学机械研磨所述第一金属栅极、第一功函数调节层及所述层间介质层，暴露出所述第二伪栅极；去除所述第二伪栅极，形成第二沟槽；在所述第二沟槽的侧壁和底壁及所述层间介质层上形成第二功函数调节层，并在所述第第二功函数调节层上形成第二金属栅极；去除所述第二沟槽外的所述第二金属栅极和所述第二功函数调节层。2.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一伪栅极的高度比所述第二伪栅极的高度高3.如权利要求2所述的金属栅极的制备方法，其特征在于，形成所述第一伪栅极和所述第二伪栅极的步骤包括：在所述半导体衬底表面形成多晶硅膜层；选择性刻蚀所述多晶硅膜层，形成分立的多晶硅栅极；刻蚀部分多晶硅栅极，形成...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31