半导体器件及制造其的方法技术

一种半导体器件可以包括：衬底，提供在外围区；第一绝缘柱和第二绝缘柱，形成在衬底中；以及栅电极，沿第一方向从第一绝缘柱之上延伸至第二绝缘柱之上；其中，栅电极包括第一刻蚀停止图案和第二刻蚀停止图案，其中，第一刻蚀停止图案沿第一方向从栅电极内部延伸至第一绝缘柱之上，以及其中，第二刻蚀停止图案沿第一方向从栅电极内部延伸至第二绝缘柱之上。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2015年3月25日提交的申请号为10-2015-0041377的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种示例性实施例总体涉及一种半导体器件及制造其的方法，更具体地，涉及一种包括高压晶体管的半导体器件及制造其的方法。
技术介绍
一种半导体器件可以包括能够储存数据的存储器件。存储器件可以包括单元阵列区和外围电路区。储存数据的存储单元可以设置在单元阵列区中。用于驱动存储单元的外围电路可以设置在外围电路区中。可以将高压施加至存储单元以驱动存储单元。外围电路可以包括高压晶体管以供应高压。高压晶体管可以以各种方式设计以容许高压的供应。
技术实现思路
各种实施例是针对一种半导体器件及制造其的方法，所述半导体器件允许容易地制造高压晶体管。根据实施例，一种半导体器件可以包括：衬底，包括在其中限定有源区的高压晶体管区；绝缘柱，彼此分离并且形成在有源区中；栅电极，布置在衬底之上，其中栅电极的两端分别与绝缘柱重叠；以及刻蚀停止图案，掩埋在栅电极中并且分别与绝缘柱重叠。根据实施例，一种半导体器件可以包括：衬底，包括单元阵列区和外围区，其中外围区包括有源区；绝缘柱，彼此分离并且形成在外围区中的有源区中；栅电极，布置在衬底之上，并且其中栅电极的两端分别与绝缘柱重叠；刻蚀停止图案，掩埋在栅电极中并且分别与绝缘柱重叠；管型栅极，布置在单元阵列区中的衬底之上；管型沟槽，形成在管型栅极中；以及第一沟道部，形成在管型沟槽中。根据实施例，一种半导体器件可以包括：衬底，提供在外围区中；第一绝缘柱和第二绝缘柱，形成在衬底中；以及栅电极，沿第一方向从第一绝缘柱之上延伸至第二绝缘柱之上；其中，栅电极包括第一刻蚀停止图案和第二刻蚀停止图案，其中，第一刻蚀停
止图案沿第一方向从栅电极内部延伸至第一绝缘柱之上，以及其中，第二刻蚀停止图案沿第一方向从栅电极内部延伸至第二绝缘柱之上。根据实施例，一种制造半导体器件的方法可以包括：形成彼此分离且布置在衬底的高压晶体管区中的绝缘柱；在其中形成绝缘柱的衬底之上形成第一导电层的上导电层；在上导电层中形成分别与绝缘柱重叠的刻蚀停止图案；在上导电层之上形成第二导电层并且覆盖刻蚀停止图案；以及通过选择性地刻蚀第二导电层和上导电层来形成具有分别与绝缘柱重叠的两端的栅电极，其中，刻蚀停止图案掩埋在栅电极中。根据实施例，一种制造半导体器件的方法可以包括：提供包括单元阵列区和外围区的衬底，其中外围区包括有源区；形成彼此分离且提供在有源区中的绝缘柱；在外围区中的衬底和绝缘柱之上(i)以及单元阵列区中的衬底之上(ii)形成第一导电层的上导电层；同时形成在单元阵列区中的上导电层中布置的牺牲图案(i)以及外围区中的分别与绝缘柱重叠的刻蚀停止图案(ii)；在上导电层之上形成第二导电层并且覆盖牺牲图案和刻蚀停止图案；以及通过选择性地刻蚀第二导电层和上导电层来同时形成外围区中的栅电极(i)以及单元阵列区中的管型栅极(ii)，其中，栅电极具有分别与绝缘柱重叠的两端，其中，刻蚀停止图案掩埋在栅电极中，其中，牺牲图案掩埋在管型栅极中。附图说明图1A和图1B是示出根据实施例的半导体器件的高压晶体管区的平面图和剖面图；图2A和图2B是示出根据实施例的高压晶体管的栅电极的剖面图；图3A至图3D是示出根据实施例的制造高压晶体管的方法的剖面图；图4是示出根据实施例的半导体器件的单元阵列区的剖面图；图5A至图5G是示出根据实施例的制造存储单元阵列的方法的剖面图；图6是示出根据实施例的存储系统的配置的示图；以及图7是示出根据实施例的计算系统的配置的示图。具体实施方式在下文中，将参照附图详细描述各种示例性实施例。在附图中，组件的厚度和长度可以被夸大以便于说明。在以下描述中，为了简单和简明，可以省略相关功能和构成的详细描述。相同的附图标记在说明书和附图中指代相同的元件。图1A和图1B是示出根据实施例的半导体器件的高压晶体管区的平面图和剖面图。高压晶体管区可以设置在外围区中。图1B是沿图1A的线“I-I”截取的剖面图。参照图1A和图1B，有源区A可以限定在与高压晶体管区对应的衬底101中。有源区A可以被隔离层(未示出)划分。绝缘柱B可以形成在有源区A中并且彼此分离。根据实施例，高压晶体管可以形成半导体器件的外围电路。高压晶体管可以布置在包括绝缘柱B的有源区A之上。高压晶体管可以包括栅电极G、源极结区JS、漏极结区JD和连接结区JL。栅电极G可以与绝缘柱B之间的有源区A部分地重叠。栅电极G的两端可以向绝缘柱B延伸并且与绝缘柱B重叠。栅电极G可以布置在衬底101之上。栅极绝缘层103可以布置在栅电极G与衬底101之间。绝缘柱B可以穿过栅极绝缘层103。栅极绝缘层103可以覆盖有源区A的整个顶表面。绝缘柱B可以突出至比衬底101的上表面高的水平。刻蚀停止图案107P1可以掩埋在栅电极G中，使得刻蚀停止图案107P1可以与绝缘柱B重叠。刻蚀停止图案107P1中的每个可以包括第一侧壁SW1和第二侧壁SW2。第一侧壁SW1可以由栅电极G开放并且直接布置在绝缘柱B中的一个之上。第二侧壁SW2可以与绝缘柱B之间的有源区A重叠。刻蚀停止图案107P1可以彼此分离。在具有上述结构的高压晶体管中，刻蚀停止图案107P1中的每个的一端可以与绝缘柱B之间的有源区A重叠。栅电极G可以包括第一导电图案105和第二导电图案109。第一导电图案105可以包括用刻蚀停止图案107P1填充的凹部CA。第二导电图案109可以布置在第一导电图案105上以接触第一导电图案105。即，刻蚀停止图案107P1提供在第一导电图案105与第二导电图案109之间。第一导电图案105可以包括形成在栅极绝缘层103上的下导电层105A以及形成在下导电层105A上的上导电层105B。在高压晶体管区中，下导电层105A可以保持在延伸至比衬底101高的水平的绝缘柱B之间。在高压晶体管区中，上导电层105B可以包括凹部CA。在高压晶体管区中，上导电层105B可以与绝缘柱B中的每个的一部分重叠。在高压晶体管区中，第二导电图案109可以与刻蚀停止图案107P1重叠。源极结区JS和漏极结区JD可以是在栅电极G两端处的有源区A中形成的掺杂区。连接结区JL可以分别耦接至源极结区JS和漏极结区JD。连接结区JL可以是在绝缘柱
B之下的衬底101表面上形成的掺杂区。接触插塞CT可以分别耦接至高压晶体管的源极结区JS和漏极结区JD。绝缘层121可以形成在衬底之上以覆盖高压晶体管。接触插塞CT可以穿过绝缘层121并且分别延伸至源极结区JS和漏极结区JD。接触插塞CT可以位于关于栅电极G和绝缘柱B的相对侧，使得绝缘柱B中的一个可以布置在接触插塞CT中的一个与栅电极G之间。在该结构中，绝缘柱B中的每个可以增大在栅电极G与接触插塞CT之间延伸的连接结区的有效距离。结果，根据实施例，可以增大高压晶体管的击穿电压，从而改善耐高压。根据实施例，由于高压晶体管的栅电极G的两端与绝缘柱B重叠，因此可以减小泄漏电流。绝缘柱B中的每个可以具有比隔离层(未示出)小的宽度，有源区A被该隔离层划分。根据实施例，刻蚀停止图案107P1可以掩埋在栅电极G中，使得栅电极G的两端可以容易地与狭窄的绝缘柱B重叠。刻本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括在其中限定有源区的高压晶体管区；绝缘柱，彼此分离并且形成在有源区中；栅电极，布置在衬底之上，其中栅电极的两端分别与绝缘柱重叠；以及刻蚀停止图案，掩埋在栅电极中并且分别与绝缘柱重叠。

【技术特征摘要】
2015.03.25 KR 10-2015-00413771.一种半导体器件，包括：衬底，包括在其中限定有源区的高压晶体管区；绝缘柱，彼此分离并且形成在有源区中；栅电极，布置在衬底之上，其中栅电极的两端分别与绝缘柱重叠；以及刻蚀停止图案，掩埋在栅电极中并且分别与绝缘柱重叠。2.如权利要求1所述的半导体器件，其中，栅电极包括：第一导电图案，包括用刻蚀停止图案填充的凹部；以及第二导电图案，布置在第一导电图案之上并且接触第一导电图案。3.如权利要求2所述的半导体器件，其中，第一导电图案包括：下导电层，布置在绝缘柱之间以及衬底之上；以及上导电层，布置在下导电层之上并且包括凹部。4.如权利要求2所述的半导体器件，其中，第二导电图案具有比第一导电图案小的宽度，使得刻蚀停止图案的至少一部分被暴露。5.如权利要求1所述的半导体器件，其中，刻蚀停止图案中的每个的宽度大于绝缘柱中的每个的宽度。6.如权利要求1所述的半导体器件，其中，刻蚀停止图案中的每个具有与绝缘柱中的一个重叠的第一侧壁以及与绝缘柱之间的有源区重叠的第二侧壁。7.一种半导体器件，包括：衬底，包括单元阵列区和外围区，其中，外围区包括有源区；绝缘柱，彼此分离并且形成在外围区中的有源区中；栅电极，布置在衬底之上，其中栅电极的两端分别与绝缘柱重叠；刻蚀停止图案，掩埋在栅电极中并且分别与绝缘柱重叠；管型栅极，布置在单元阵列区中的衬底之上；管型沟槽，形成在管型栅极中；以及第一沟道部，形成在管型沟槽中。...

【专利技术属性】
技术研发人员：郭尚炫，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR