【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
存储器结构是向各种电子设备提供数据存储的集成电路。存储器可包括当未被供电时丢失存储的信息的易失性存储器结构(例如RAM-随机存取存储器),以及甚至当未被供电时也保留存储的信息的非易失性存储器。这样的非易失性存储器的一个示例是闪存存储器。非易失性闪存存储器可被用在各种便携设备中,并且可以对于在物理传输期间未供应电力的情况下将数据从一个电子设备传输到另一电子设备时的使用是有利的。附图说明图1A是根据现有技术的存储器结构的一部分的示意图;图1B是根据专利技术实施例的存储器结构的一部分的示意图;图1C是根据专利技术实施例的存储器结构的一部分的示意图;图2是根据专利技术实施例的3D NAND存储器单元的一部分的示意图;图3是根据专利技术实施例的制作3D NAND存储器单元的方法的流程图;图4A是根据专利技术实施例的在制造期间的3D NAND存储器单元的一部分的示意图;图4B是根据专利技术实施例的在制造期间的3D NAND存储器单元的一部分的示意图;图4C是根据专利技术实施例的在制造期间的3D NAND存储器单元的一部分的示意图;图5是根据专利技术实施例的在制造期间的3D NAND存储器单元的一部分的示意图;图6是与已知的工艺相比的比较利用专利技术实施例获得的隧道电介质厚度的收集的数据的箱形图和曲线图;以及图7是与已知的工艺相比的比较利用专利技术实施例获得的浮置栅极大小的收集的数据的箱形图和曲线图。具体实施方式虽然以下详细描述包含用于说明的目的的许多细节,本领域普通技术人员将会理解,对下面的细节的许多变化和改变可以被做出并且被认为是包括在本文中。相应地,以下实施 ...
【技术保护点】
一种形成在3D NAND存储器结构中的隧道电介质层的方法,包括:在单元堆叠衬底中的浮置栅极的暴露表面上沉积材料层,其中所述材料或者在没有进一步处理的情况下作为隧道电介质层操作,或者在材料的进一步处理后作为隧道电介质层操作。
【技术特征摘要】
【国外来华专利技术】2014.03.27 US 14/2272171.一种形成在3D NAND存储器结构中的隧道电介质层的方法,包括:在单元堆叠衬底中的浮置栅极的暴露表面上沉积材料层,其中所述材料或者在没有进一步处理的情况下作为隧道电介质层操作,或者在材料的进一步处理后作为隧道电介质层操作。2.如权利要求1所述的方法,其中该材料足以在没有附加处理的情况下作为隧道电介质层操作。3.如权利要求2所述的方法,其中该材料被沉积在足以作为隧道电介质层操作的厚度处。4.如权利要求3所述的方法,其中厚度为从约50-80埃。5.如权利要求2所述的方法,其中该材料是选自由以下构成的组的成员:二氧化硅,氮氧化硅,或金属氧化物。6.如权利要求5所述的方法,其中该材料是二氧化硅。7.如权利要求1所述的方法,其中沉积的材料是在进一步处理后作为隧道电介质层操作的材料。8.如权利要求7所述的方法,其中该材料被沉积在足以在材料的进一步处理后作为隧道电介质层操作的厚度处。9.如权利要求8所述的方法,其中进一步处理包括氧化该材料。10.如权利要求9所述的方法,其中沉积的材料的厚度为从约25埃至约40埃,并且隧道电介质层的厚度为从约50埃至约80埃。11.如权利要求8所述的方法,其中进一步处理包括:氧化在层中的材料的一部分;去除在该层中的材料的氧化部分;和氧化在该层中的剩余材料。12.如权利要求11所述的方法,其中沉积的材料的厚度为从约60埃至约70埃,并且隧道电介质层的厚度为从约50埃至约80埃。13.如权利要求11中的任意一项所述的方法,其中在该层中的材料的氧化部分是用氢氟酸蚀刻去除的。14.如权利要求7所述的方法,其中该材料是选自由以下构成的组的成员:未掺杂的多晶硅,多晶硅,或氮化硅。15.如权利要求14所述的方法,其中该材料是未掺杂的多晶硅。16.如权利要求1所述的方法,其中该层是从单元堆叠衬底的顶部延伸至单元堆叠衬底的底部的连续层。17.如权利要求13所述的方法,还包括氧化浮置栅极的沿与隧道电介质层的界面的一部分。18.如权利要求17所述的方法,其中浮置栅极的被氧化的部分超出隧道电介质层界面约10埃或更小。19.如权利要求18所述的方法,其中在沉积该层的时候浮置栅极与单元堆叠衬底的暴露表面基本上齐平。20.如权利要求1所述的方法,其中浮置栅极具有与在隧道电介质层的创建之前的大小基本上相同的在隧道电介质层的创建之后的大小。21.如权利要求1所述的方法,其中隧道电介质层基本上保持没有来自浮置栅极的掺杂剂污染。22.如权利要求1所述的方法,其中浮置栅极在形成隧道电介质层之后维持基本上均匀的掺杂剂分布。23.如权利要求1所述的方法,其中浮置栅极在形成隧道电介质层之后基本上维持相同的形状。24.一种制作3D NAND存储器结构的方法,包括:将单元柱沟槽蚀刻到具有布置在选择栅极源极区上的交替的导电和绝缘材料层的单元堆叠衬底中;在导电材料层处将多个浮置栅极凹部蚀刻到单元柱沟槽的侧壁中;在多个浮置栅极凹部中形成多晶体间电介质(IPD)层;沉积浮置栅极层到多个浮置栅极凹部中的IPD层上以形成多个浮置栅极单元;蚀刻IPD层和浮置栅极层以与单元柱沟槽的侧壁齐平并且创建离散浮置栅极;以及在如权利要求1-23中的任何一项记载的浮置栅极的暴露表面上...
【专利技术属性】
技术研发人员:D范,S科卡,G哈勒,J霍普金斯,S苏尔蒂,A罕德卡,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。