沟槽栅功率器件的制造方法及结构技术

本发明专利技术公开了一种沟槽栅功率器件的制造方法，包括步骤：形成硬质掩模层并光刻刻蚀形成沟槽；进行带倾角的自对准沟道注入；对沟槽底部的半导体衬底进行继续刻蚀以去除沟槽底部表面的沟道注入杂质；形成栅介质层和多晶硅栅；增加硬质掩模层的开口，进行自对准源注入；去除硬质掩模层；进行全面体区注入；形成深度比源区小的接触注入层，层间膜，接触孔；接触注入层在形成层间膜之前进行全面接触注入形成或者在接触孔刻蚀之后，进行自对准接触注入形成；在接触孔中填充金属并和接触注入层形成欧姆接触。本发明专利技术还公开了一种沟槽栅功率器件。本发明专利技术能避免接触孔穿过源区，从而能改善器件的阈值电压稳定性以及能缩小器件单元尺寸、降低导通电阻。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽栅功率器件的制造方法。本专利技术还涉及一种沟槽栅功率器件。
技术介绍
现有沟槽栅功率器件的制造方法中，器件的导通区由多个原胞即单元结构(cell)排列组成如组成并联结构，原胞内的源区采用普注即全面注入形成，制作接触孔时需要刻穿源区从而连接位于源区底部的体区。实际工艺中要考虑接触孔和沟槽的套准冗余，接触孔和沟槽间的间隙要足够大以防止因接触孔曝光套偏导致的阈值电压漂移等问题。这就限制了通过缩小沟槽间平台尺寸降低导通电阻的可能。如图1所示，是现有方法形成的沟槽栅功率器件结构示意图；器件结构包括：半导体衬底如硅衬底101，形成于半导体衬底101表面的外延层102，沟槽栅的沟槽形成于外延层102中，在沟槽的内侧表面形成有栅介质层如栅氧化层103以及在内部填充有多晶硅并形成多晶硅栅104。器件包括导通区和位于导通区外侧的栅极引出区，导通区和栅极引出区的沟槽相连通，各沟槽中的多晶硅栅104也互相连接在一起，其中在图1中特意将栅极引出区中的多晶硅栅用标记104a标出。体区105形成于外延层102的表面，体区105一般由阱区组成，被多晶硅栅104侧面覆盖的体区105表面用于形成沟道。源区106形成于导通区中的体区105表面，且在导通区中源区106是采用普注形成的。层间膜107覆盖在外延层102的表面。接触孔108穿过层间膜107和底部掺杂区连接。在层间膜107的顶部形成有正面金属层110，正面金属层110图形化后形成栅极和源极。可以看出，栅极通过接触孔108和底部的多晶硅栅104a连接，并能通过多晶硅栅104a连接位于导通区中的各多晶硅栅104。源极通过接触孔108和底部的源区106连接。而且为了实现源极和体区105的连接，源区106对应的接触孔108的底部需要穿过所述源区106和体区105实现连接，且在该接触孔108的底部形成有体区接触区109，体区接触区109用于和接触孔108
形成良好的欧姆接触。由图1可知，由于现有方法形成的接触孔108需要穿过源区106实现和体区105的接触，故实际工艺中要考虑接触孔108和沟槽的套准冗余，接触孔108和沟槽间的间隙要足够大以防止因接触孔108曝光套偏导致的阈值电压漂移等问题。这就限制了通过缩小沟槽间平台尺寸降低导通电阻的可能，沟槽间平台尺寸也即为沟槽之间的间距，也即沟槽之间的外延层的宽度。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽栅功率器件的制造方法，能避免接触孔穿过源区，从而能改善器件的阈值电压稳定性以及能缩小器件单元尺寸、降低导通电阻。为此，本专利技术还提供一种沟槽栅功率器件。为解决上述技术问题，本专利技术提供一种沟槽栅功率器件的制造方法中沟槽栅功率器件的导通区由多个原胞周期性排列组成，沟槽栅功率器件的导通区的各元胞的形成步骤包括：步骤一、在第一导电类型的半导体衬底表面形成硬质掩模层；采用光刻工艺定义出栅极形成区域；依次对所述栅极形成区域的所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽。步骤二、以所述硬质掩模层为自对准条件进行带倾角的第二导电类型的自对准沟道注入，所述自对准沟道注入到所述沟槽的侧面的杂质组成沟道区。步骤三、以所述硬质掩模层为掩膜对所述沟槽底部的所述半导体衬底进行继续刻蚀使所述沟槽的底部加深，用以去除所述自对准沟道注入到所述沟槽底部表面的杂质。步骤四、在所述沟槽的底部表面和侧面形成栅介质层，采用多晶硅淀积和回刻工艺在所述沟槽形成完全填充所述沟槽的多晶硅栅；所述多晶硅栅从侧面覆盖所述沟道区且被所述多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。步骤五、采用各向同性刻蚀工艺将所述硬质掩模层进行继续刻蚀并使所述硬质掩模层的开口增加，以开口增加后的所述硬质掩模层为自对准条件进行第一导电类型的自对准源注入并在所述沟道区的顶部表面形成第一导电类型重掺杂的源区。步骤六、去除所述硬质掩模层。步骤七、进行全面的第二导电类型的体区注入，所述体区注入在所述沟槽之间的
所述半导体衬底中形成体区，所述体区的深度小于等于所述沟道区的深度。步骤八、在所述半导体衬底的正面形成层间膜，对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔；所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述所述接触孔的底部不穿过所述源区的深度。在形成所述层间膜之前进行全面的第二导电类型的接触注入，所述接触注入在所述体区表面形成接触注入层，所述接触注入层的深度小于所述源区的深度；或者，在所述接触孔刻蚀之后，采用所述接触孔为自对准注入条件进行第二导电类型的接触注入，所述接触注入在所述体区表面形成接触注入层，所述接触注入层的深度小于所述源区的深度。步骤九、在所述接触孔中填充金属，位于所述源区顶部的所述接触孔在填充金属后和所述接触注入层形成欧姆接触并将所述源区和所述体区引出。进一步的改进是，步骤一中的所述半导体衬底为硅衬底。进一步的改进是，步骤一中的所述硬质掩模层为氧化膜或氮化膜。进一步的改进是，步骤五中所述自对准源注入为垂直注入，在所述自对准源注入之后对所述源区进行退火激活。进一步的改进是，步骤七中所述体区注入为垂直注入，所述体区注入之后对所述体区进行退火激活。进一步的改进是，对所述体区进行激活的退火工艺为快速热退火。进一步的改进是，步骤九中在所述接触孔中填充的金属为钨。进一步的改进是，在所述沟槽栅功率器件的导通区的外侧还包括栅电极连接区；所述栅电极连接区中形成有和所述导通区的沟槽相连通的沟槽，所述栅电极连接区中的沟槽在步骤一中同时形成。所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅，步骤二、三和四也同样在所述栅电极连接区同时完成并形成所述栅电极连接区中的所述栅介质层和所述多晶硅栅。步骤五中进行所述自对准源注入形成所述导通区中的所述源区之前，采用光刻工艺形成光刻胶将所述栅电极连接区保护，使得所述自对准源注入不在所述栅电极连接区中形成源区。步骤七、八和九也同样在所述栅电极连接区同时完成并在所述栅电极连接区中的
所述多晶硅栅顶部形成引出所述多晶硅栅的接触孔。进一步的改进是，还包括：步骤十、形成正面金属层，对所述正面金属层进行光刻刻蚀形成栅极和源极；所述源区和所述体区通过顶部的所述接触孔连接到所述源极；所述导通区中各所述原胞的所述多晶硅栅连接到所述栅电极连接区中的所述多晶硅栅并通过所述栅电极连接区中的所述多晶硅栅顶部的所述接触孔连接到所述栅极。步骤十一、在所述半导体衬底背面形成第一导电类型重掺杂的漏区，形成背面金属层，所述背面金属层和所述漏区接触并作为漏极。进一步的改进是，步骤四中所述栅介质层为栅氧化层，采用热氧化层工艺形成。进一步的改进是，通过调节步骤二中的所述自对准沟道注入调节所述沟槽栅功率器件的阈值电压。进一步的改进是，所述沟槽栅功率器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述沟槽栅功率器件为P型器件，第一导电类型为P型，第二导电类型为N型。为解决上述技术问题，本专利技术提供的沟槽栅功率器件的导通区由多个原胞周期性排列组成，沟槽栅功率器件的导通区的各元胞包括：第一导电类型的半导体衬底，在所述半导体衬底中形成有由硬质掩模层定义的沟槽。在所述沟槽的侧面形成有由带倾角的第二导电类型的自对准沟道注入形成的沟本文档来自技高网...

【技术保护点】
一种沟槽栅功率器件的制造方法，其特征在于，沟槽栅功率器件的导通区由多个原胞周期性排列组成，沟槽栅功率器件的导通区的各元胞的形成步骤包括：步骤一、在第一导电类型的半导体衬底表面形成硬质掩模层；采用光刻工艺定义出栅极形成区域；依次对所述栅极形成区域的所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽；步骤二、以所述硬质掩模层为自对准条件进行带倾角的第二导电类型的自对准沟道注入，所述自对准沟道注入到所述沟槽的侧面的杂质组成沟道区；步骤三、以所述硬质掩模层为掩膜对所述沟槽底部的所述半导体衬底进行继续刻蚀使所述沟槽的底部加深，用以去除所述自对准沟道注入到所述沟槽底部表面的杂质；步骤四、在所述沟槽的底部表面和侧面形成栅介质层，采用多晶硅淀积和回刻工艺在所述沟槽形成完全填充所述沟槽的多晶硅栅；所述多晶硅栅从侧面覆盖所述沟道区且被所述多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道；步骤五、采用各向同性刻蚀工艺将所述硬质掩模层进行继续刻蚀并使所述硬质掩模层的开口增加，以开口增加后的所述硬质掩模层为自对准条件进行第一导电类型的自对准源注入并在所述沟道区的顶部表面形成第一导电类型重掺杂的源区；步骤六、去除所述硬质掩模层；步骤七、进行全面的第二导电类型的体区注入，所述体区注入在所述沟槽之间的所述半导体衬底中形成体区，所述体区的深度小于等于所述沟道区的深度；步骤八、在所述半导体衬底的正面形成层间膜，对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔；所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述所述接触孔的底部不穿过所述源区的深度；在形成所述层间膜之前进行全面的第二导电类型的接触注入，所述接触注入在所述体区表面形成接触注入层，所述接触注入层的深度小于所述源区的深度；或者，在所述接触孔刻蚀之后，采用所述接触孔为自对准注入条件进行第二导电类型的接触注入，所述接触注入在所述体区表面形成接触注入层，所述接触注入层的深度小于所述源区的深度；步骤九、在所述接触孔中填充金属，位于所述源区顶部的所述接触孔在填充金属后和所述接触注入层形成欧姆接触并将所述源区和所述体区引出。...

【技术特征摘要】
1.一种沟槽栅功率器件的制造方法，其特征在于，沟槽栅功率器件的导通区由多个原胞周期性排列组成，沟槽栅功率器件的导通区的各元胞的形成步骤包括：步骤一、在第一导电类型的半导体衬底表面形成硬质掩模层；采用光刻工艺定义出栅极形成区域；依次对所述栅极形成区域的所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽；步骤二、以所述硬质掩模层为自对准条件进行带倾角的第二导电类型的自对准沟道注入，所述自对准沟道注入到所述沟槽的侧面的杂质组成沟道区；步骤三、以所述硬质掩模层为掩膜对所述沟槽底部的所述半导体衬底进行继续刻蚀使所述沟槽的底部加深，用以去除所述自对准沟道注入到所述沟槽底部表面的杂质；步骤四、在所述沟槽的底部表面和侧面形成栅介质层，采用多晶硅淀积和回刻工艺在所述沟槽形成完全填充所述沟槽的多晶硅栅；所述多晶硅栅从侧面覆盖所述沟道区且被所述多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道；步骤五、采用各向同性刻蚀工艺将所述硬质掩模层进行继续刻蚀并使所述硬质掩模层的开口增加，以开口增加后的所述硬质掩模层为自对准条件进行第一导电类型的自对准源注入并在所述沟道区的顶部表面形成第一导电类型重掺杂的源区；步骤六、去除所述硬质掩模层；步骤七、进行全面的第二导电类型的体区注入，所述体区注入在所述沟槽之间的所述半导体衬底中形成体区，所述体区的深度小于等于所述沟道区的深度；步骤八、在所述半导体衬底的正面形成层间膜，对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔；所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述所述接触孔的底部不穿过所述源区的深度；在形成所述层间膜之前进行全面的第二导电类型的接触注入，所述接触注入在所述体区表面形成接触注入层，所述接触注入层的深度小于所述源区的深度；或者，在所述接触孔刻蚀之后，采用所述接触孔为自对准注入条件进行第二导电类型的接触注入，所述接触注入在所述体区表面形成接触注入层，所述接触注入层的深度小于所述源区的深度；步骤九、在所述接触孔中填充金属，位于所述源区顶部的所述接触孔在填充金属
\t后和所述接触注入层形成欧姆接触并将所述源区和所述体区引出。2.如权利要求1所述的沟槽栅功率器件的制造方法，其特征在于：步骤一中的所述半导体衬底为硅衬底。3.如权利要求1或2所述的沟槽栅功率器件的制造方法，其特征在于：步骤一中的所述硬质掩模层为氧化膜或氮化膜。4.如权利要求1或2所述的沟槽栅功率器件的制造方法，其特征在于：步骤五中所述自对准源注入为垂直注入，在所述自对准源注入之后对所述源区进行退火激活。5.如权利要求1或2所述的沟槽栅功率器件的制造方法，其特征在于：步骤七中所述体区注入为垂直注入，所述体区注入之后对所述体区进行退火激活。6.如权利要求5所述的沟槽栅功率器件的制造方法，其特征在于：对所述体区进行激活的退火工艺为快速热退火。7.如权利要求1或2所述的沟槽栅功率器件的制造方法，其特征在于：步骤九中在所述接触孔中填充的金属为钨。8.如权利要求1或2所述的沟槽栅功率器件的制造方法，其特征在于：在所述沟槽栅功率器件的导通区的外侧还包括栅电极连接区；所述栅电极连接区中形成有和所述导通区的沟槽相连通的沟槽，所述栅电极连接区中的沟槽在步骤一中同时形成；所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅，步骤二、三和四也同样在所述栅电极连接区同时完成并形成所述栅电极连接区中的所述栅介质层和所述多晶硅栅；步骤五中进行所述自对准源注入形成所述导通区中的所述源区之前，采用光刻工艺形成光刻胶将所述栅电极连接区保护，使得所述自对准源注入不在所述栅电极连接区中形成源区；步骤七、八和九也同样在所述栅电极连接区同时完成并在所述栅电极连接区中的所述多晶硅栅顶部形成引出所述多晶硅栅的接触孔。9.如权利要求8所述的沟槽栅功率器件的制造方法，其特征在于，还包括：步骤十、形成正面金属层，对所述正面金属层进行光刻刻蚀形成栅极和源极；所述源区和所述体区通过顶部的所述接触孔连接到所述源极；所述导通区中各所述原胞
\t的所述多晶硅栅连接到所述栅电极连接区中的所述多晶硅栅并通过所述...

【专利技术属性】
技术研发人员：柯行飞，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31