一种沟槽栅器件的制作方法技术

本发明专利技术公开了一种沟槽栅器件的制作方法，通过采用分步刻蚀工艺，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区，并填充隔离材料，然后采用原位再次定义沟槽栅区的方式形成沟槽栅，从而彻底消除了原来在沟槽栅与隔离区之间存在的残留硅漏电通路，减小了源漏之间的漏电，并可实现对沟槽栅区与隔离区的同步蚀刻，且与原沟槽栅制造工艺相兼容。

【技术实现步骤摘要】

本专利技术涉及半导体器件加工
，更具体地，涉及一种新型沟槽栅器件的制作方法。
技术介绍
存储器作为基础核心芯片之一，一直以来被广泛应用于各类电子产品上。其中，非挥发性存储器(Nonvolatile memory，NVM)在断电情况下也可以长期保持数据状态，不会损耗。随着半导体工艺技术尺寸不断向小的方向发展，平面型非挥发性存储器在继续缩小存储器单元面积和减小漏电等方面出现了瓶颈，在器件性能方面也遇到了挑战。沟槽栅式非挥发性存储器的提出和实际开发使用找到了相应的解决方案，但在目前常规工艺的沟槽栅制造过程中碰到了一个现实的问题：器件的源、漏极之间由于存在残留的硅所形成的漏电通道，引起器件性能的下降，从而需要通过增加后续的工艺来解决。请参阅图1a和图1b，图1a和图1b是现有的一种沟槽栅器件的不同方向剖面示意图，如图1a所示，其显示沟槽栅器件垂直沟道方向的剖面结构，该沟槽栅器件包括：衬底100、位于衬底100上的沟道104、位于沟道104上的沟槽栅栅氧层105和沟槽栅103、位于沟槽栅两端的源区和漏区102以及隔离区101。然而，现有的上述沟槽栅器件具有以下缺陷：如图1b所示，其显示沟槽栅器件沿沟道方向的剖面结构，现有隔离工艺技术实施后形成的沟槽栅器件，在源区和漏区102之间的隔离区101、沟槽栅103和沟道104的结合部，存在一个在隔离工艺后由残留硅形成的漏电通道104’，该通道的存在将造成在源区和漏区102之间产生漏电，使该沟槽栅器件性能降低或无法工作。请参阅图2a和图2b，图2a和图2b是一种理想沟槽栅器件的不同方向
剖面示意图，如图2a所示，其显示理想沟槽栅器件垂直沟道方向的剖面结构，其与图1a所示的现有常规沟槽栅器件类似，同样包括：衬底100、位于衬底100上的沟道104、位于沟道104上的沟槽栅栅氧层105和沟槽栅103、位于沟槽栅两端的源区和漏区102以及隔离区101。但不同之处在于，如图2b所示，其显示理想沟槽栅器件沿沟道方向的剖面结构，原形成于隔离区101、沟槽栅103和沟道104结合部的漏电通道104’已不存在，其原有空间被隔离区101完全填补。因此，改进现有沟槽栅器件的工艺方法，消除图1b所示的漏电通道104’缺陷，形成如图2b所示的理想器件结构，获得无漏电通道的沟槽栅器件制造工艺技术，具有非常重要的意义。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种新型的沟槽栅器件的制作方法，以实现无漏电通道的沟槽栅器件。为实现上述目的，本专利技术的技术方案如下：一种沟槽栅器件的制作方法，包括以下步骤：步骤S01：提供一具有沟道材料区的半导体衬底，在所述半导体衬底上形成刻蚀阻挡层；步骤S02：在刻蚀阻挡层上定义出隔离区和有源区，然后对隔离区的半导体衬底进行刻蚀，形成经部分刻蚀的隔离区；步骤S03：在有源区的刻蚀阻挡层上定义出沟槽栅区，然后对沟槽栅区和隔离区的半导体衬底同时进行刻蚀，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区；步骤S04：在器件表面形成一隔离材料层，将隔离区和沟槽栅区填满，并进行平坦化及去除刻蚀阻挡层；步骤S05：在半导体衬底上原有位置再次定义沟槽栅区，然后向下刻蚀隔离材料层，并停止在沟道材料区，形成沟槽栅开口；步骤S06：通过沟槽栅开口对沟道材料区进行注入，形成沟槽栅沟道调节，然后在沟槽栅开口内壁形成沟槽栅隔离层以及填充沟槽栅栅极材料，并进行平坦化，形成无漏电通道的沟槽栅；步骤S07：在沟槽栅两侧的半导体衬底中形成源区和漏区。优选地，步骤S02中，采用时间控制刻蚀工艺，形成对隔离区的向下部分蚀刻。优选地，步骤S02中，对隔离区的部分刻蚀深度为隔离区完整刻蚀深度的30％-70％。优选地，所述沟道材料区的掺杂类型与所述源区和漏区的掺杂类型相反。优选地，所述刻蚀阻挡层为由氮化硅/二氧化硅的组合形成的硬掩膜材料。优选地，步骤S04中，所述隔离材料层材料为二氧化硅、氮氧化硅或者高介电常数的绝缘材料。优选地，步骤S06中，所述沟槽栅栅极材料为导体或掺杂的半导体。优选地，通过对沟槽栅栅极材料进行预掺杂或与源区和漏区同步掺杂的方式，实现对沟槽栅的掺杂。优选地，所述半导体衬底为单晶硅、多晶硅、绝缘体上的硅或二氧化硅衬底。优选地，还包括步骤S08：形成所述源区、漏区、沟槽栅和半导体衬底的引出电极。从上述技术方案可以看出，本专利技术通过采用分步刻蚀工艺形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区，并填充隔离材料，然后采用原位再次定义沟槽栅区的方式形成沟槽栅，从而消除了原来在沟槽栅与隔离区之间存在的残留硅漏电通路。本专利技术的方法具有如下技术优势：1)源区与漏区之间的漏电通道被彻底消除，可减小源漏之间的漏电；2)实现对沟槽栅区与隔离区的同步蚀刻；3)与原沟槽栅制造工艺相兼容。附图说明图1a-图1b是现有的一种沟槽栅器件的不同方向剖面示意图；图2a和图2b是一种理想沟槽栅器件的不同方向剖面示意图；图3是本专利技术一较佳实施例的一种沟槽栅器件的制作方法流程图；图4a-图4j是本专利技术一较佳实施例中根据图3的方法制作沟槽栅器件的工艺步骤示意图；图5a-图5j是对应图4a-图4j的各工艺步骤中沟槽栅器件的不同方向剖面示意图。具体实施方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的具体实施方式中，请参阅图3，图3是本专利技术一较佳实施例的一种沟槽栅器件的制作方法流程图。如图3所示，本专利技术的一种沟槽栅器件的制作方法，包括以下步骤：执行步骤S01：提供一具有沟道材料区的半导体衬底，在所述半导体衬底上形成刻蚀阻挡层。请参阅图4a和图5a。本专利技术所采用的半导体衬底100可以是单晶硅、多晶硅、绝缘体上的硅或二氧化硅衬底。在半导体衬底中的上层位置形成有掺杂的沟道材料区104。首先，在半导体衬底100上(即沟道材料区104上)生长形成刻蚀阻挡层106。所述刻蚀阻挡层采用硬掩膜材料，例如可以采用由氮化硅/二氧化硅的组合形成的复合硬掩膜层106。刻蚀阻挡层中氮化硅和二氧化硅的厚度及比例可由刻蚀工艺来具体确定。执行步骤S02：在刻蚀阻挡层上定义出隔离区和有源区，然后对隔离区的半导体衬底进行刻蚀，形成经部分刻蚀的隔离区。请参阅图4b和图5b。接着，可通过光刻、刻蚀工艺，在硬掩膜106上定义出隔离区101和有源区。然后，可采用时间控制的方式，通过隔离区的硬掩膜图形开口向下对半导体衬底进行刻蚀，形成对隔离区的向下部分蚀刻，以形成经部分刻蚀的隔离区。作为优选的实施方式，可以将对隔离区的部分刻蚀深度控制在隔离区完整刻蚀深度的30％-70％。执行步骤S03：在有源区的刻蚀阻挡层上定义出沟槽栅区，然后对沟槽栅区和隔离区的半导体衬底同时进行刻蚀，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区。请参阅图4c和图5c。接着，可通过光刻、刻蚀工艺，在有源区的硬掩膜106上定义出沟槽栅区，形成硬掩膜图形开口。请参阅图4d和图5d。然后，利用沟槽栅区与隔离区的硬掩膜图形开口本文档来自技高网...

【技术保护点】
一种沟槽栅器件的制作方法，其特征在于，包括以下步骤：步骤S01：提供一具有沟道材料区的半导体衬底，在所述半导体衬底上形成刻蚀阻挡层；步骤S02：在刻蚀阻挡层上定义出隔离区和有源区，然后对隔离区的半导体衬底进行刻蚀，形成经部分刻蚀的隔离区；步骤S03：在有源区的刻蚀阻挡层上定义出沟槽栅区，然后对沟槽栅区和隔离区的半导体衬底同时进行刻蚀，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区；步骤S04：在器件表面形成一隔离材料层，将隔离区和沟槽栅区填满，并进行平坦化及去除刻蚀阻挡层；步骤S05：在半导体衬底上原有位置再次定义沟槽栅区，然后向下刻蚀隔离材料层，并停止在沟道材料区，形成沟槽栅开口；步骤S06：通过沟槽栅开口对沟道材料区进行注入，形成沟槽栅沟道调节，然后在沟槽栅开口内壁形成沟槽栅隔离层以及填充沟槽栅栅极材料，并进行平坦化，形成无漏电通道的沟槽栅；步骤S07：在沟槽栅两侧的半导体衬底中形成源区和漏区。

【技术特征摘要】
1.一种沟槽栅器件的制作方法，其特征在于，包括以下步骤：步骤S01：提供一具有沟道材料区的半导体衬底，在所述半导体衬底上形成刻蚀阻挡层；步骤S02：在刻蚀阻挡层上定义出隔离区和有源区，然后对隔离区的半导体衬底进行刻蚀，形成经部分刻蚀的隔离区；步骤S03：在有源区的刻蚀阻挡层上定义出沟槽栅区，然后对沟槽栅区和隔离区的半导体衬底同时进行刻蚀，形成相连通的经部分刻蚀的沟槽栅区和经完整刻蚀的隔离区；步骤S04：在器件表面形成一隔离材料层，将隔离区和沟槽栅区填满，并进行平坦化及去除刻蚀阻挡层；步骤S05：在半导体衬底上原有位置再次定义沟槽栅区，然后向下刻蚀隔离材料层，并停止在沟道材料区，形成沟槽栅开口；步骤S06：通过沟槽栅开口对沟道材料区进行注入，形成沟槽栅沟道调节，然后在沟槽栅开口内壁形成沟槽栅隔离层以及填充沟槽栅栅极材料，并进行平坦化，形成无漏电通道的沟槽栅；步骤S07：在沟槽栅两侧的半导体衬底中形成源区和漏区。2.根据权利要求1所述的沟槽栅器件的制作方法，其特征在于，步骤S02中，采用时间控制刻蚀工艺，形成对隔离区的向下部分蚀刻。3.根据权利要求1或2所述的沟槽栅...

【专利技术属性】
技术研发人员：周伟，赵宇航，范春晖，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31