等离子处理装置以及等离子处理方法制造方法及图纸

本发明专利技术提供一种等离子处理装置以及等离子处理方法，等离子处理方法针对预先形成在真空容器的内部的处理室内所载置的晶片的上表面、且包含处理对象的膜以及配置于该膜的下方的基底膜的膜构造，利用形成于处理室内的等离子来进行处理，其具备：在任意的晶片上的膜构造的处理中所得到的干涉光的以波长为参数的强度的实际图案与在任意的晶片的处理前预先对具有处理对象的膜以及基底膜的三个以上不同厚度的基底膜的膜构造进行处理所获得的干涉光的以波长为参数的强度的图案之中，对将两个图案合成后的检测用图案的数据和实际图案的数据进行比较，并利用比较的结果来计算任意的晶片的处理中的时刻的处理对象的膜的蚀刻量的步骤。

【技术实现步骤摘要】

本专利技术涉及在半导体集成电路的制造等中对基板状的试料进行蚀刻处理时检测蚀刻结束点的等离子处理装置或者等离子处理方法，特别涉及在使用形成于处理室内的等离子对如下的膜构造实施蚀刻处理的同时对处理的状态进行检测的等离子处理装置以及等离子处理方法，其中，所述膜构造是被预先设置在真空容器的处理室内所配置的半导体晶片等的基板状的试料的上表面上的包括处理对象的膜在内的构造。
技术介绍
在由半导体晶片等的基板状的试料来制造半导体器件的工序中，针对该晶片的表面上所形成的各种材料的膜层、特别是电介质材料的膜层的去除或者该膜上的图案的形成而广泛使用如下干蚀刻技术，在所述干蚀刻技术中使用真空容器内的处理室中所形成的等离子。在使用这种等离子的蚀刻处理装置中，一般情况下，使电场或者磁场作用于被导入到作为真空容器内的处理用空间即处理室内的处理气体从而使其等离子化，并通过使所得到的等离子内的离子等带电粒子、高活性的粒子(原子团)与被预先配置于晶片表面上的包括处理对象的膜层在内的膜构造发生反应，从而对该处理对象的膜进行蚀刻加工。在这种晶片的蚀刻处理中，已知所形成的等离子的发光中的特定的波长的强度随着被处理膜的蚀刻的进行而变化。因此，一直以来已知有如下技术，即，在处理中对来自这种处理中的等离子的特定波长的发光强度的变化进行检测，并基于该检测出的结果来检测膜通过蚀刻被去除或者达到了所期望的深度的蚀刻的终点。特别是，为了实现半导体器件的更高程度的集成化与加工的微细化，在蚀刻处理的工序中使被处理膜的剩余厚度成为规定值而结束处理变得较为重要。作为这种使被处理膜的厚度成为规定值而结束蚀刻处理的技<br>
术，已知有如下技术，即：利用随着蚀刻的进行被处理膜的剩余厚度减少，与此相应地来自包括被处理膜在内的晶片表面的光会形成发生干涉的波形的这一情况，并使用发生干涉的光(干涉光)的强度的变化而对剩余膜厚度进行检测。此外，在晶片上涂覆了掩膜材料之后，例如存在对硅基板进行蚀刻，并在硅上形成用于使晶片上的元件电分离的槽的工序。在该情况下，以被决定的深度量对硅基板进行蚀刻并使处理结束变得较为重要。例如，在专利文献1中公开了如下内容，即，对干涉光的至少两种波长进行检测，并使用这些多个波长的干涉光的强度的值来对被处理膜的剩余厚度进行检测。此外，在专利文献2中公开了如下技术，即，对多个波长的干涉光进行检测，并通过对与以预先求得的多个波长的波长为参数的干涉光的强度相关的数据的图案、和与实际所得到的干涉光的强度相关的数据进行比较，从而对被处理膜的剩余厚度进行检测。此外，在专利文献3中，已知如下的方法，即，使来自外部的已知光入射，对从晶片反射出的三个光的波长进行观测，并实施频率解析，来计算蚀刻深度。在专利文献4中，已知如下的方法，即，对等离子光通过被处理材料反射出的干涉光进行观测，并使干涉波形利用波段而分离掩膜成分和台阶成分，来计算蚀刻深度。[在先技术文献][专利文献][专利文献1]JP特开2001-085388号公报[专利文献2]JP特开2003-083720号公报[专利文献3]JP特开2010-034582号公报[专利文献4]JP特开2003-83720号公报
技术实现思路
[专利技术要解决的课题]由于上述现有技术对以下几点考虑不周，因此会产生问题。例如，已知利用LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)而成膜的氧化膜其膜的厚度的再现性较低，可以说其
再现性为10％左右。另一方面，即使在蚀刻工序中被处理膜的厚度具有这种偏差，在专利文献1或专利文献2公开的技术中，也能够通过对与剩余膜厚度的绝对值相对应的干涉光的强度的变化进行检测，从而高精度地对被处理膜的剩余厚度进行检测。但是，被处理膜的下层的膜即基底膜的膜是透光的材质，其厚度针对每个试料而具有较大偏差的情况下，由于纵使被处理膜的剩余厚度相同，在各个晶片所得到的干涉光的强度也有所不同，因此产生了无法正确地对被处理膜的剩余厚度进行检测的问题。关于这种问题，在上述现有技术中并未予以考虑。本专利技术的第1目的在于，提供一种在使用了等离子的蚀刻处理中精密地对处理对象的膜的剩余厚度进行检测以使处理的成品率提高的等离子处理装置以及等离子处理方法。此外，为了将晶片上所形成的各个元件间分离开来，以被决定的深度量对形成于硅上的槽的深度进行蚀刻以使处理结束是较为重要的。但是，在专利文献3中，在以下这点上会产生问题。从晶片反射的光仅仅考虑了被蚀刻膜(硅)的表层与蚀刻底部之间的干涉。实际上，由于也会从被形成在硅上部上的、例如抗蚀掩膜的表层进行反射，因此有必要考虑抗蚀掩膜的剩余膜量。因此，在这种方式中，将无法正确地对被蚀刻膜(硅)的深度进行检测。此外，在专利文献4中，在以下这点上会产生问题。例如，在所有波长中掩膜成分的干涉波形与台阶成分的干涉波形互相重合时，在波段中将无法对掩膜成分与台阶成分进行分离。因此，在这种方式中，存在无法正确地对被蚀刻膜(硅)的深度进行检测的情况。本专利技术的第2目的在于，提供一种降低被形成在基板上的掩膜材料的影响并高精度地对蚀刻量进行检测从而使处理的成品率提高的等离子处理装置或者等离子处理方法。[用于解决课题的手段]上述目的通过如下方式实现，提供一种等离子处理方法，针对在载置于真空容器的内部的处理室内晶片的上表面预先形成的膜构造，利用在所述处理室内所形成的等离子来进行处理，该膜构造包含处理对象的膜以及
配置于该膜的下方的基底膜，所述等离子处理方法的特征在于，具备：对于在任意的所述晶片上的所述膜构造的处理中从所述处理对象的膜得到的干涉光的以波长为参数的强度的实际图案、和在所述任意的晶片的处理之前预先对其它的晶片上表面的具有所述处理对象的膜以及所述基底膜的三个以上不同厚度的所述基底膜的膜构造进行处理所获得的该处理中的所述干涉光的以波长为参数的强度的图案，对将强度的图案之中的两个图案合成而得到的检测用图案的数据和所述实际图案的数据进行比较，利用比较的结果来计算所述任意的晶片的处理中的规定的时刻的所述处理对象的膜的蚀刻量的步骤；和利用所述蚀刻量来判定所述处理对象的膜是否达到所述处理的目标的步骤。[专利技术效果]能够在考虑到形成于被处理材料下方的基底膜的影响的基础上正确地检测被处理材料的剩余膜厚值。此外，能够在考虑到形成于被处理材料上的掩膜材料的影响的基础上正确地检测被处理材料的深度值。而且，能够对基底膜厚度、掩膜初始膜厚度进行管理并反馈至前一工序的CVD工艺中。附图说明图1是示意性地表示本专利技术的第1实施例所涉及的等离子处理装置构成的概要的图。图2是示意性地表示作为图1所示的等离子处理装置的蚀刻处理的对象的晶片上的膜构造的图。图3是表示图2所示的膜构造所涉及的干涉光的强度的值与基底膜的厚度之间的关系的曲线图。图4是表示对图1所示的第1实施例所涉及的等离子处理装置的蚀刻量进行检测的动作的流程的流程图。图5是表示在图1所示的第1实施例中被蚀刻处理的晶片的实施结果的曲线图。图6是示意性地表示本专利技术的第2实施例所涉及的等离子处理装置的构成的概要的图。图7是示意性地表示图6所示的第2实施例所涉及的等离子处理装置实施处理的膜构造的构成的纵向剖视图。图8是表示图6所本文档来自技高网...

【技术保护点】
一种等离子处理方法，针对在载置于真空容器的内部的处理室内的晶片的上表面预先形成的膜构造，利用在所述处理室内所形成的等离子来进行处理，该膜构造包含处理对象的膜以及配置于该膜的下方的基底膜，所述等离子处理方法的特征在于，具备：对于在任意的所述晶片上的所述膜构造的处理中从所述处理对象的膜得到的干涉光的以波长为参数的强度的实际图案、和在所述任意的晶片的处理之前预先对其它的晶片的上表面的具有所述处理对象的膜以及所述基底膜的三个以上不同厚度的所述基底膜的膜构造进行处理所获得的该处理中的所述干涉光的以波长为参数的强度的图案，对将强度的图案之中的两个图案合成而得到的检测用图案的数据和所述实际图案的数据进行比较，利用比较的结果来计算所述任意的晶片的处理中的规定的时刻的所述处理对象的膜的蚀刻量的步骤；和利用所述蚀刻量来判定所述处理对象的膜是否达到所述处理的目标的步骤。

【技术特征摘要】
2015.03.26 JP 2015-0636031.一种等离子处理方法，针对在载置于真空容器的内部的处理室内的晶片的上表面预先形成的膜构造，利用在所述处理室内所形成的等离子来进行处理，该膜构造包含处理对象的膜以及配置于该膜的下方的基底膜，所述等离子处理方法的特征在于，具备：对于在任意的所述晶片上的所述膜构造的处理中从所述处理对象的膜得到的干涉光的以波长为参数的强度的实际图案、和在所述任意的晶片的处理之前预先对其它的晶片的上表面的具有所述处理对象的膜以及所述基底膜的三个以上不同厚度的所述基底膜的膜构造进行处理所获得的该处理中的所述干涉光的以波长为参数的强度的图案，对将强度的图案之中的两个图案合成而得到的检测用图案的数据和所述实际图案的数据进行比较，利用比较的结果来计算所述任意的晶片的处理中的规定的时刻的所述处理对象的膜的蚀刻量的步骤；和利用所述蚀刻量来判定所述处理对象的膜是否达到所述处理的目标的步骤。2.根据权利要求1所述的等离子处理方法，其特征在于，所述等离子处理方法具备：在所述任意的晶片的所述膜构造的处理中，对所述三个以上的基本图案之中按与所述实际图案的差异最小的顺序利用两个图案所生成的所述检测用图案的数据和所述实际图案的数据进行比较，利用比较的结果来计算所述蚀刻量的步骤。3.根据权利要求1或2所述的等离子处理方法，其特征在于，所述等离子处理方法具备：对于在所述任意的晶片上的所述膜构造的处理中从所述处理对象的膜得到的干涉光的以波长为参数的强度的微分值的时间序列数据所构成的实际图案、和在所述任意的晶片的处理之前预先对所述其它的晶片的上表面的具有所述处理对象的膜以及所述基底膜的三个以上不同厚度的所述基底膜的膜构造进行处理所获得的该处理中的所述干涉光的以波长为参数的强度的微分值的时间序列数据所构成的图案，对将图案之中的两个图案合成而得到的检测用图案的数据和所述实
\t际图案的数据进行比较，利用比较的结果来计算所述任意的晶片的处理中的所述规定的时刻的所述处理对象的膜的蚀刻量的步骤。4.根据权利要求1或2所述的等离子处理方法，其特征在于，利用计算出的所述规定的时刻所涉及的蚀刻量的值、和预先存储的所述处理中的所述任意的时刻之前的时刻所涉及的所述蚀刻量的值来再次计算该规定的时刻的蚀刻量，并利用该再次检测出的蚀刻量来...

【专利技术属性】
技术研发人员：臼井建人，广田侯然，井上智己，中元茂，福地功祐，
申请(专利权)人：株式会社日立高新技术，
类型：发明
国别省市：日本;JP