半导体装置制造方法及图纸

实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1电极、第1绝缘层、及第2电极。第1半导体区域具有第1区域与第2区域。第2区域设置于第1区域的周围。第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第1半导体区域上。第1电极设置于第3半导体区域上。第1电极与第3半导体区域电性连接。第1绝缘层设置于第1电极上。第2电极设置于第2半导体区域上。第2电极与第2半导体区域电性连接。第2电极的一部分位于第1绝缘层上。

【技术实现步骤摘要】
[相关申请案]本申请案享有以日本专利申请2015-52245号(申请日：2015年3月16日)为基础申请案的优先权。本申请案通过参照此基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种半导体装置。
技术介绍
在电力控制等用途中所使用的二极管或MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等半导体装置中，为了提高耐受电压而在元件区域的周围设置终端区域。存在如下情况：在终端区域的阴极侧，为了抑制从元件区域扩展的空乏层到达半导体装置的外缘，而设置具有与阳极电极的电位大致相等的电位的半导体区域、及连接于此半导体区域的电极。在此情况下，由于连接于半导体区域的电极与阴极电极之间的距离较短，因此这些电极之间的电场强度变高。另一方面，在半导体装置的使用时或可靠性测试中，因施加至半导体装置的热及电压，而导致密封树脂等半导体装置外部的材料中所包含的离子移动至设置于这些电极之间的绝缘部。此时，如果电极间的电场强度较高，则移动至绝缘部的离子在绝缘部的内部极化。从而存在如下情况：因离子在绝缘部的内部极化而导致半导体区域中的电场分布受到影响，从而半导体装置的耐受电压劣化。因此，于在终端区域具有半导体区域、及连接于该半导体区域的电极的半导体装置中，需要可抑制耐受电压的变动的技术。
技术实现思路
本专利技术的实施方式提供一种能够抑制终端区域中的耐受电压的变动的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1电极、第1绝缘层、及第2电极。第1半导体区域具有第1区域与第2区域。第2区域设置于第1区域的周围。第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第1半导体区域上。第1电极设置于第3半导体区域上。第1电极与第3半导体区域电性连接。第1绝缘层设置于第1电极上。第2电极设置于第2半导体区域上。第2电极与第2半导体区域电性连接。第2电极的一部分位于第1绝缘层上。附图说明图1是表示第1实施方式的半导体装置的俯视图。图2是图1的A-A'剖视图。图3是图1的B-B'剖视图。图4是图1的C-C'剖视图。图5是图1的D-D'剖视图。图6是表示第2实施方式的半导体装置的俯视图。图7是图6的A-A'剖视图。图8是表示第3实施方式的半导体装置的俯视图。图9是图8的A-A'剖视图。图10是表示第4实施方式的半导体装置的一部分的剖视图。图11是表示第5实施方式的半导体装置的俯视图。图12是图11的A-A'剖视图。具体实施方式以下，一边参照附图一边对本专利技术的各实施方式进行说明。附图为示意图或概念图，各部分的厚度与宽度的关系、部分之间的大小的比率等未必与实际情况相同。即便是表示相同部分的情况，也存在相互的尺寸或比率根据附图而不同地表示的情况。在本申请案的说明书与各图中，对与已说明的要素相同的要素标注相同的符号，并
适当省略详细的说明。在各实施方式的说明中，使用XYZ正交座标系。将与半导体层S的主面平行的方向、且相互正交的2个方向设为X方向(第3方向)及Y方向(第2方向)，将与这些X方向及Y方向的两者正交的方向设为Z方向(第1方向)。在以下的说明中，n+、n、n-及p+、p、p-的记载是表示各导电型的杂质浓度的相对性的高低。即，n+表示n型的杂质浓度相对高于n，n-表示n型的杂质浓度相对低于n。p+表示p型的杂质浓度相对高于p，p-表示p型的杂质浓度相对低于p。也可针对以下所说明的各实施方式，使各半导体区域的p型与n型反转而实施各实施方式。(第1实施方式)使用图1～图5对第1实施方式的半导体装置100进行说明。图1是表示第1实施方式的半导体装置100的俯视图。图2是图1的A-A'剖视图。图3是图1的B-B'剖视图。图4是图1的C-C'剖视图。图5是图1的D-D'剖视图。在图1中，用虚线表示多个栅极电极11的一部分。第1实施方式的半导体装置100例如为MOSFET。第1实施方式的半导体装置100具有n+型漏极区域1、n-型半导体区域2(第1导电型的第1半导体区域)、p型基极区域3(第2导电型的第2半导体区域)、n+型源极区域4(第1导电型的第5半导体区域)、n+型半导体区域5(第1导电型的第3半导体区域)、栅极绝缘层10、栅极电极11、场板电极13、绝缘层23、绝缘层25(第1绝缘层)、漏极电极30、源极电极31(第2电极)、电极33(第1电极)、电极35、及电极37。半导体层S具有正面S1与背面S2。源极电极31设置于半导体层S的正面S1侧，漏极电极30设置于半导体层S的背面S2侧。图1所示的二点链线的内侧的区域为形成有包含p型基极区域3及n+型源极区域4、栅极电极11等的MOSFET的元件区域R1(第1区域)。另一方面，图1所示的二点链线的外侧的区域为不包含MOSFET的终端区域R2(第2区域)。如图1所示，终端区域R2设置于元件区域R1的周围。如图2所示，n+型漏极区域1设置于半导体层S的背面S2侧。n+型漏极区域1设置于元件区域R1及终端区域R2的两者。n+型漏极区域1与漏极电极30电性连接。n-型半导体区域2在元件区域R1及终端区域R2设置于n+型漏极区域1上。p型基极区域3在元件区域R1中选择性地设置于n-型半导体区域2上。p型基极区域3例如在X方向上设置有多个，各个p型基极区域3沿Y方向延伸。n+型源极区域4在半导体层S的正面S1部分选择性地设置于p型基极区域3上。n+型源极区域4在X方向上设置有多个，各个n+型源极区域4沿Y方向延伸。在元件区域R1中，在正面S1上设置有栅极电极11。栅极电极11在X方向上设置有多个。各个栅极电极11隔着栅极绝缘层10而与n-型半导体区域2的一部分、p型基极区域3、及n+型源极区域4的一部分对向。在正面S1上设置有源极电极31。p型基极区域3及n+型源极区域4与源极电极31电性连接。在栅极电极11与源极电极31之间设置有绝缘层，栅极电极11与源极电极31电性分离。在对漏极电极30施加有相对于源极电极31为正的电压的状态下，对栅极电极11施加阈值以上的电压，由此MOSFET成为导通状态。此时，在p型基极区域3的栅极绝缘层10附近的区域形成通道(反转层)。在终端区域R2的正面S1上设置有场板电极13。场板电极13被绝缘层23包围，而与栅极电极11、漏极电极30、及源极电极31电性分离。对场板电极13施加例如相对于n-型半导体区域2为负的电压。通过对场板电极13施加电压，而使多个p型基极区域3周围的n-型半导体区域2空乏化。在终端区域R2中，在n-型半导体区域2上以包围元件区域R1的方式设置有n+型半导体区域5。电极33以包围元件区域R1的方式设置于n+型半导体区域5上，且与n+型半导体区域5电性连接。例如，如图2所示，电极33包含第1部分33a与第2部分33b。第1部分33a设置于绝缘层23上，第2部分33b设置于n+型半导体区域5上。因此，第1部分33a的Z方向的长度L1短于第2部分33b的Z方向的长度L2。电极本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于具备：第1导电型的第1半导体区域，包含第1区域及第2区域，第2区域设置于第1区域的周围；第2导电型的第2半导体区域，在所述第1区域中设置于所述第1半导体区域上；第1导电型的第3半导体区域，在所述第2区域中设置于所述第1半导体区域上；第1电极，设置于所述第3半导体区域上，所述第1电极与所述第3半导体区域电性连接；第1绝缘层，设置于所述第1电极上；以及第2电极，设置于所述第2半导体区域上，所述第2电极与所述第2半导体区域电性连接，所述第2电极的一部分位于所述第1绝缘层上。

【技术特征摘要】
2015.03.16 JP 2015-0522451.一种半导体装置，其特征在于具备：第1导电型的第1半导体区域，包含第1区域及第2区域，第2区域设置于第1区域的周围；第2导电型的第2半导体区域，在所述第1区域中设置于所述第1半导体区域上；第1导电型的第3半导体区域，在所述第2区域中设置于所述第1半导体区域上；第1电极，设置于所述第3半导体区域上，所述第1电极与所述第3半导体区域电性连接；第1绝缘层，设置于所述第1电极上；以及第2电极，设置于所述第2半导体区域上，所述第2电极与所述第2半导体区域电性连接，所述第2电极的一部分位于所述第1绝缘层上。2.根据权利要求1所述的半导体装置，其特征在于：所述第1电极的一部分相对于所述第3半导体区域而设置于所述第1区域侧。3.根据权利要求2所述的半导体装置，其特征在于：所述第2电极包含第1部分，且所述第1部分在从所述第1半导体区域朝向所述第2半导体区域的第1方向上，隔着所述第1绝缘层而与所述第1电极的至少一部分重叠。4.根据权利要求3所述的半导体装置，其特征在于：所述第1部分设置为环状。5.根据权利要求1所述的半导体装置，其特征在于还具备设置于所述第1半导体区域上的第2导电型的第4半导体区域，所述第4半导体区域位于所述第2半导体区域的周围，且所述第4半导体区域被所述第3半导体区域包围。6.根据权利要求1所述的半导体装置，其特征在于还具备：第1导电型的第5半导体区域，设置于所述第2半导体区域上；栅极电极；以及栅极绝缘层，至少一部分设置于所述第2半导体区域与所述栅极电极之间。7.根据权利要求1所述的半导体装置，其特征在于还具备第2导电型的第6半导体区域，所述第6半导体区...

【专利技术属性】
技术研发人员：泉泽优，石桥弘，大田浩史，佐伯秀一，奥畠隆嗣，小野升太郎，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP