半导体器件及其制作方法技术

本申请提供了一种半导体器件及其制作方法。其中，该制作方法包括：形成半导体基体，半导体基体包括栅极，形成于栅极的侧壁上的侧壁层，以及形成于栅极的上表面上的硬掩膜层；形成覆盖侧壁层和硬掩膜层的介质层，并对介质层进行等离子体灰化处理以形成钝化预备层；以及进行刻蚀至去除位于栅极的上表面上的硬掩膜层和钝化预备层，并将位于侧壁层上的剩余钝化预备层作为钝化层。该制作方法通过对介质层进行等离子体灰化处理以形成钝化预备层，降低了在刻蚀去除位于栅极的上表面上的硬掩膜层和钝化预备层的步骤中钝化预备层被刻蚀掉的几率，即降低了在半导体器件的制作过程中位于侧壁层上的钝化层被刻蚀掉的几率。

【技术实现步骤摘要】

本申请涉及半导体集成电路的
，具体而言，涉及一种半导体器件及其制作方法。
技术介绍
在典型集成电路(IC)形成工艺中，所制备的半导体器件的基体表面对外界环境很敏感，且外界环境中的杂质等容易落在半导体器件上，从而影响半导体器件的可靠性和稳定性。因此，在不同的工艺步骤中需要在半导体器件的基体表面上形成钝化层来保护内部半导体器件。钝化层通常需要具有较高的机械强度和较低的刻蚀速率，现有技术中常见的钝化层的材料为半导体氧化物和/或半导体氮化物，例如二氧化硅(SiO2)和/或氮化硅(SiN)，且钝化层通常通过离子体增强化学汽相沉积等工艺沉积形成。但是现有技术中沉积形成的钝化层容易在后续的刻蚀工艺中被刻蚀掉，从而使得半导体器件失去了钝化层的保护作用，最终导致半导体器件也受到损伤。现有半导体器件的制作方法通常包括以下步骤：首先，形成包括栅极10′，形成于栅极10′的侧壁上的侧壁层20′，以及形成于栅极10′的上表面上的硬掩膜层30′的半导体基体，其中，侧壁层20′由SiO2层210′和第一SiN层220′组成，硬掩膜层30′通常由第二SiN层310′和SiON层320′组成，其结构如图1所示；然后，在半导体基体的表面形成SiO2钝化层40′，并在SiO2钝化层40′上覆盖SiN钝化层50′，形成如图2所示的基体结构；最后，进行刻蚀至去除位于栅极10′的上表面上的硬掩膜层30′、SiO2钝化层40′和SiN钝化层50′。现有技术中通常采用H3PO4等腐蚀剂刻蚀去除位于栅极10′的上表面上的硬掩膜层30′、SiO2钝化层40′和SiN钝化层50′，然而该步骤中由于H3PO4等腐蚀剂具有高腐蚀性，使得位于侧壁层20′上的SiO2钝化层40′和SiN钝化层50′也会被刻蚀掉，从而使得半导体器件失去了SiO2钝化层40′和SiN钝化层50′对侧壁层20′的保护作用，导致侧壁层20′也遭受H3PO4等腐蚀剂的腐蚀，进而导致侧壁层20′发发部分脱落或全部脱落(如图3所示)。针对上述问题，目前还没有有效的解决方法。
技术实现思路
本申请的主要目的在于提供一种半导体器件及其制作方法，以降低在半导体器件的制作过程中位于侧壁层上的钝化层被刻蚀掉的几率。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括以下步骤：形成半导体基体，半导体基体包括栅极，形成于栅极的侧壁上的侧壁层，以及形成于栅极的上表面上的硬掩膜层；形成覆盖侧壁层和硬掩膜层的介质层，并对介
质层进行等离子体灰化处理以形成钝化预备层；以及进行刻蚀至去除位于栅极的上表面上的硬掩膜层和钝化预备层，并将位于侧壁层上的剩余钝化预备层作为钝化层。进一步地，在形成钝化预备层的步骤中，形成多层介质层，并至少对一层介质层进行等离子体灰化处理。进一步地，形成钝化预备层的步骤包括：形成覆盖侧壁层和硬掩膜层的氧化物介质层；对氧化物介质层进行等离子体灰化处理以形成氧化物钝化层；在氧化物钝化层上形成氮化物介质层，且氧化物钝化层和氮化物介质层组成钝化预备层。进一步地，在形成氧化物介质层的步骤中，氧化物介质层411的厚度为进一步地，采用氧等离子体对氧化物介质层进行等离子体灰化处理，灰化处理的温度为100℃～600℃，灰化处理的时间不小于2s。进一步地，刻蚀钝化层和硬掩膜层的步骤包括：进行干法刻蚀至去除位于硬掩膜层上的钝化预备层，并去除覆盖于氧化物钝化层的侧壁上的部分氮化物介质层；进行湿法刻蚀至去除硬掩膜层，并去除剩余的氮化物介质层，且将位于侧壁层上的氧化物钝化层作为钝化层。进一步地，湿法刻蚀的腐蚀剂为H3PO4溶液或掺有Si离子的H3PO4混合溶液。进一步地，侧壁层包括依次形成于栅极的侧壁上的SiO2层和第一SiN层，硬掩膜层包括依次形成于栅极的上表面上的第二SiN层以及SiON层。根据本申请的另一方面，提供了一种半导体器件，该半导体器件包括：栅极；侧壁层，设置于栅极的侧壁上；以及钝化层，设置于侧壁层上，且钝化层通过对覆盖在侧壁层上的介质层进行等离子体灰化处理后获得。进一步地，介质层为氧化物介质层，钝化层通过对氧化物介质层进行氧等离子体灰化处理后获得。进一步地，介质层的材料为SiO2，侧壁层包括依次设置于栅极的侧壁上的SiO2层和第一SiN层。进一步地，钝化层40的厚度为应用本申请的技术方案，本申请通过形成覆盖于栅极侧壁上的侧壁层，和形成覆盖于栅极的上表面的硬掩膜层，以及形成覆盖于侧壁层和硬掩膜层上的介质层，并对介质层进行等离子体灰化处理以形成钝化层，从而提高了钝化预备层的致密性，并显著降低了钝化预备层的刻蚀速率，进而降低了在刻蚀去除位于栅极的上表面上的硬掩膜层和钝化预备层的步骤中侧壁层上的钝化预备层被刻蚀掉的几率，即降低了在半导体器件的制作过程中位于侧壁层上的钝化层被刻蚀掉的几率，进而保证了钝化层对器件结构的保护作用。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1示出了在现有半导体器件的制作方法中，形成包括栅极，形成于栅极的侧壁上的侧壁层，以及形成于栅极的上表面上的硬掩膜层的半导体基体后基体的剖面结构示意图；图2示出了在图1所示的半导体基体的表面形成SiO2钝化层，以及在SiO2钝化层上覆盖SiN钝化层后基体的剖面结构示意图；图3示出了进行刻蚀至去除位于栅极的上表面上的硬掩膜层、SiO2钝化层和SiN钝化层后基体的剖面结构示意图；图4示出了本申请实施方式所提供的半导体器件的制作方法的流程示意图；图5示出了在本申请实施方式所提供的半导体器件的制作方法中，形成包括栅极，形成于栅极的侧壁上的侧壁层，以及形成于栅极的上表面上的硬掩膜层的半导体基体后基体的剖面结构示意图；图6示出了形成覆盖图5所示的侧壁层和硬掩膜层的氧化物介质层后基体的剖面结构示意图；图7示出了对图6所示的氧化物介质层进行等离子体灰化处理以形成氧化物钝化层后基体的剖面结构示意图；图8示出了在图7所示的氧化物钝化层上形成氮化物介质层，且氧化物钝化层和氮化物介质层组成钝化预备层后基体的剖面结构示意图；图9示出了进行干法刻蚀至去除位于图8所示的硬掩膜层上的钝化预备层，并去除位于栅极的侧壁上的部分氮化物介质层后基体的剖面结构示意图；以及图10示出了进行湿法刻蚀至去除图9所示的硬掩膜层，并去除剩余的氮化物钝化层，且将位于侧壁层上的氧化物钝化层作为钝化层后基体的剖面结构示意图。具体实施方式需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：形成半导体基体，所述半导体基体包括栅极，形成于所述栅极的侧壁上的侧壁层，以及形成于所述栅极的上表面上的硬掩膜层；形成覆盖所述侧壁层和硬掩膜层的介质层，并对所述介质层进行等离子体灰化处理以形成钝化预备层；以及进行刻蚀至去除位于所述栅极的上表面上的所述硬掩膜层和所述钝化预备层，并将位于所述侧壁层上的剩余所述钝化预备层作为钝化层。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：形成半导体基体，所述半导体基体包括栅极，形成于所述栅极的侧壁上的侧壁层，以及形成于所述栅极的上表面上的硬掩膜层；形成覆盖所述侧壁层和硬掩膜层的介质层，并对所述介质层进行等离子体灰化处理以形成钝化预备层；以及进行刻蚀至去除位于所述栅极的上表面上的所述硬掩膜层和所述钝化预备层，并将位于所述侧壁层上的剩余所述钝化预备层作为钝化层。2.根据权利要求1所述的制作方法，其特征在于，在形成所述钝化预备层的步骤中，形成多层所述介质层，并至少对一层所述介质层进行所述等离子体灰化处理。3.根据权利要求2所述的制作方法，其特征在于，形成所述钝化预备层的步骤包括：形成覆盖所述侧壁层和硬掩膜层的氧化物介质层；对所述氧化物介质层进行所述等离子体灰化处理以形成氧化物钝化层；在所述氧化物钝化层上形成氮化物介质层，且所述氧化物钝化层和所述氮化物介质层组成所述钝化预备层。4.根据权利要求3所述的制作方法，其特征在于，在形成所述氧化物介质层的步骤中，所述氧化物介质层的厚度为5.根据权利要求3所述的制作方法，其特征在于，采用氧等离子体对所述氧化物介质层进行所述等离子体灰化处理，灰化处理的温度为100℃～600℃，灰化处理的时间不小于2s。6.根据权利要求3所述的制作方法，其特征在于，刻蚀所述钝化...

【专利技术属性】
技术研发人员：谢志勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31