存储结构及其制作方法技术

本发明专利技术公开了一种存储结构及其制作方法，所述制作方法包括：提供一基底；在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；去除剩余的所述刻蚀层；在多层所述隔离层之间形成金属栅。本发明专利技术通过一定的刻蚀工艺，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出，从而使得在后续所述金属栅的形成过程中，很容易实现相邻层的所述金属栅和金属栅的分离工艺，且能够防止所述金属栅之间的短接。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种存储结构及其制作方法。
技术介绍
随着半导体技术的不断发展，目前已经逐步从简单的平面结构过渡到较为复杂的三维结构，尤其是目前三维存储结构的技术研发已经成为国际上研发的一个主流。通常在形成三维存储结构过程中，需要采用刻蚀的方法将金属栅分离，在现有的存储结构的刻蚀工艺中，常采用在侧面比较平整的沟槽中填充金属以形成金属栅，但是，这种侧面平整的沟槽填充的金属大大的增加了后续的金属栅分离刻蚀的难度，缩小了金属栅分离刻蚀工艺的窗口，很容易在侧壁残留金属氮化钛或钨，从而导致金属栅与金属栅之间短接。现有工艺的具体步骤如下：请参与图1，在基底10上形成有多层交错堆叠的隔离层11和刻蚀层12，通过刻蚀工艺，在所述隔离层11和刻蚀层12中设置有侧壁为平整的沟槽A；参见图2，去除刻蚀层12，在暴露的隔离层11的表面以及沟槽A的底部依次沉积氮化钛和金属钨，分别形成阻挡层13和金属层14；参见图3，采用刻蚀工艺，去除部分金属层、顶部隔离层的表面以及沟槽A底面的阻挡层13和金属层14，保留所述隔离层12之间的阻挡层13和金属层14，以形成金属栅。然而，这种工艺会增加金属栅与金属栅的分离工艺难度，在所述沟槽A的侧壁处会残留金属钨或氮化钛，将会导致金属栅和金属栅之间相连，造成短路现象，严重影响存储结构的电性。
技术实现思路
本专利技术所要解决的技术问题是提供一种存储结构及其制作方法，可以大大降低存储结构中刻蚀工艺之后的金属栅分离刻蚀工艺的难度，从而防止金属栅
之间的短接。为解决上述技术问题，本专利技术提供的一种存储结构的制作方法，包括：提供一基底；在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；去除剩余的所述刻蚀层；在多层所述隔离层之间形成金属栅。进一步的，在部分刻蚀所述交叠层和基底时，对所述隔离层的刻蚀速率小于对所述刻蚀层的刻蚀速率。可选的，所述沟槽的侧壁为扇贝形状，所述隔离层在所述沟槽处的侧壁为凸面，所述刻蚀层在所述沟槽处的侧壁为凹面。进一步的，所述交叠层的底层和顶层均为隔离层。进一步的，在多层所述隔离层之间形成金属栅的步骤包括：在暴露的所述隔离层的表面以及沟槽的底面依次形成阻挡层和金属层，所述阻挡层位于所述金属层和隔离层之间；去除所述沟槽处的部分所述阻挡层和金属层，保留所述隔离层之间的阻挡层和金属层以形成所述金属栅。可选的，所述金属层在相邻两个所述隔离层的突出之间形成一凹槽。进一步的，去除所述沟槽处的部分所述阻挡层和金属层的步骤中，去除所述隔离层的侧壁处的阻挡层和金属层。可选的，在暴露的所述隔离层的表面以及沟槽的底面，采用化学气相沉积方法或者原子沉积方法依次沉积形成阻挡层和金属层。可选的，采用干法刻蚀去除所述沟槽处的部分所述阻挡层和金属层。可选的，所述阻挡层为氮化钛层，所述金属层为金属钨层。进一步的，所述氮化钛层的厚度为1nm-10nm。进一步的，所述金属钨层的厚度为10nm-100nm。可选的，所述隔离层的材料为氧化硅，所述刻蚀层的材料为氮化硅。可选的，采用湿法刻蚀去除剩余的所述刻蚀层。可选的，在所述湿法刻蚀中采用磷酸作为所述氮化硅的蚀刻液。进一步的，所述湿法刻蚀中磷酸的温度为50摄氏度-300摄氏度。进一步的，所述湿法刻蚀的时间为10min-100min。可选的，所述基底为硅基底。进一步的，单层所述隔离层和单层所述刻蚀层的厚度均为10nm-80nm。根据本专利技术的另一面，本专利技术还提供一种存储结构，采用上述制作方法制成的存储结构。与现有技术相比，本专利技术具有以下有益效果：本专利技术通过一定的刻蚀工艺，部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出，于是，所述沟槽的侧壁为非平滑面，从而使得在后续所述金属栅的形成过程中，很容易实现相邻层的所述金属栅和金属栅的分离工艺，且能够防止所述金属栅之间的短接。进一步的，在部分刻蚀所述交叠层和基底时，对所述隔离层的刻蚀速率小于对所述刻蚀层的刻蚀速率，且所述沟槽的侧壁为扇贝形状，所述隔离层在所述沟槽处的侧壁为凸面，所述刻蚀层在所述沟槽处的侧壁为凹面，使得在后续所述金属栅的形成过程中，所述金属层会在相邻两个所述隔离层的突出之间形成一凹槽，更加有利于所述金属栅的分离工艺，通过干法刻蚀很容易的将金属栅进行分离，并且，所述隔离层的侧壁上不会有金属层和/或阻挡层的残留，避免所述金属栅之间出现短接的现象。附图说明图1-图3为现有技术中存储结构的制作方法中各步骤对应的结构示意图；图4为本专利技术实施例中存储结构的制作方法的流程图；图5-图10为本专利技术实施例中存储结构的制作方法中各步骤对应的结构示意图。具体实施方式下面将结合流程图和示意图对本专利技术的一种存储结构及其制作方法进行更
详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，本专利技术提供一种存储结构的制作方法，如图4所示，所述制作方法包括如下步骤：S1、提供一基底；S2、在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；S3、部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；S4、去除剩余的所述刻蚀层；S5、在多层所述隔离层之间形成金属栅。相应的，根据本专利技术的另一面，本专利技术还提供一种存储结构，采用上述制作方法制成的存储结构。本专利技术通过一定的刻蚀工艺，部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出，于是，所述沟槽的侧壁为非平滑面，从而使得在后续所述金属栅的形成过程中，很容易实现相邻层的所述金属栅和金属栅的分离工艺，且能够防止所述金属栅之间的短接。以下例举存储结构及其制作方法的的实施例，详细介绍本专利技术的一种存储结构及其制作方法的内容，应当明确的是，本专利技术的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本专利技术的思想范围之内。请参阅图5-图10，其中示出了本专利技术实施例的所述制作方法中各个步骤对
应的存储结构示意图，用于简要示出整个制造工艺的流程和最终形成的存储结构的示意图。首先，执行步骤S1，如图5所示，提供一基底20，所述基底20为半导体材料，如所述基底20为常用的Si基底。接着，执行步骤S2，如图5所示，在所述基底20的上表面形成交叠层21，所述交叠层21包括自下至上依次沉积多层交错堆叠的隔离层210和刻蚀层211，所述交叠层21的底层和顶层均为所述隔离层210。较佳的，单层本文档来自技高网...

【技术保护点】
一种存储结构的制作方法，其特征在于，包括：提供一基底；在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；去除剩余的所述刻蚀层；在多层所述隔离层之间形成金属栅。

【技术特征摘要】
1.一种存储结构的制作方法，其特征在于，包括：提供一基底；在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；去除剩余的所述刻蚀层；在多层所述隔离层之间形成金属栅。2.如权利要求1所述的存储结构的制作方法，其特征在于，在部分刻蚀所述交叠层和基底时，对所述隔离层的刻蚀速率小于对所述刻蚀层的刻蚀速率。3.如权利要求1所述的存储结构的制作方法，其特征在于，所述沟槽的侧壁为扇贝形状，所述隔离层在所述沟槽处的侧壁为凸面，所述刻蚀层在所述沟槽处的侧壁为凹面。4.如权利要求1所述的存储结构的制作方法，其特征在于，所述交叠层的底层和顶层均为隔离层。5.如权利要求1所述的存储结构的制作方法，其特征在于，在多层所述隔离层之间形成金属栅的步骤包括：在暴露的所述隔离层的表面以及沟槽的底面依次形成阻挡层和金属层，所述阻挡层位于所述金属层和隔离层之间；去除所述沟槽处的部分所述阻挡层和金属层，保留所述隔离层之间的阻挡层和金属层以形成所述金属栅。6.如权利要求5所述的存储结构的制作方法，其特征在于，所述金属层在相邻两个所述隔离层的突出之间形成一凹槽。7.如权利要求6所述的存储结构的制作方法，其特征在于，去除所述沟槽处的部分所述阻挡层和金属层的步骤中，去除所述隔离层的侧壁处的阻挡层和金属层。8.如权利要求5所述的存储结构的制作方法，其特征在于，在...

【专利技术属性】
技术研发人员：徐强，高晶，李广济，严萍，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42