一种GaN基功率电子器件及其制备方法技术

一种GaN基功率电子器件，包括衬底和衬底之上的外延层，所述外延层包括GaN基异质结构层、超晶格结构层和P型盖帽层，所述超晶格结构层设置于所述异质结构层之上，所述P型盖帽层设置于所述超晶格结构层之上。以及一种GaN基功率电子器件的制备方法。通过该电子器件，进一步扩展了基于P‑Al(In,Ga)N盖帽层技术制备的GaN基功率电子器件的栅压摆幅和安全栅压范围，并且提高器件的动态特性，从而推动基于P‑Al(In,Ga)N盖帽层技术的GaN基功率电子器件的应用进程。

【技术实现步骤摘要】

本专利技术涉及GaN基功率电子应用
，尤其涉及一种GaN基功率电子器件，以及该电子器件的制备方法。
技术介绍
高效功率电子器件(又称功率开关器件)在智能电网、工业控制、新能源发电、电动汽车以及消费电子等领域具有重大应用价值，全球70％以上的电力电子系统均由基于功率半导体器件的电力管理系统来调控管理。传统Si功率电子器件性能已经接近Si半导体材料的物理极限，以SiC和GaN为代表的新型宽禁带半导体器件凭借更高的击穿电场、更高的工作频率和更低的导通电阻有望成为下一代高效功率电子技术的强有力竞争者。增强型是功率电子器件安全工作的关键要求，即在高压工作时，器件即使失去栅控的状态下也是安全的，不会导致系统的烧毁。这就要求功率电子器件必须是增强型的(enhancement-mode，也称normally-off)，即器件的阈值要在0V以上。而目前GaN基增强型功率电子器件主要是基于Al(In,Ga)N/GaN异质结构制备的，依靠Al(In,Ga)N势垒层和GaN缓冲层间较强的自发和压电极化效应，在Al(In,Ga)N/GaN异质结沟道中会诱导出高达1013cm-2的二维电子气(2DEG)，因此基于该结构制备的GaN基功率电子器件(包括HEMTs和MIS-HEMTs)一般是耗尽型的，为了实现GaN基增强型器件，目前国际上主要有五种技术：1)栅槽刻蚀减薄Al(In,Ga)N势垒层；2)在Al(In,Ga)N势垒层中注入带负电的氟离子；3)在势垒层表面生长P-(Al)GaN盖帽层；4)在势垒层表面生长InGaN或厚GaN反极化层；5)增强型Si-MOSFET与GaN基耗尽型HEMT/MIS-HEMT级联结构。P-Al(In,Ga)N盖帽层技术是利用PN结的空间电荷区效应耗尽Al(In,Ga)N/GaN异质结沟道的二维电子气以实现增强型，它是通过MOCVD或MBE在Al(In,Ga)N/GaN异质结构上继续原位外延生长P-Al(In,Ga)N层，由于外延技术对厚度和均匀性的控制比较精确，利用P-Al(In,Ga)N盖帽层技术一般能获得较好的阈值一致性，特别是P-Al(In,Ga)N技术已经有相关的示范产品报道，其中包括美国宜普电源转换公司EPC，日本松下(panasonic)，韩国三星(samsung)，加拿大GaN systems，甚至是中国台湾TSMC。尽管P-Al(In,Ga)N盖帽层技术能将GaN基增强型器件阈值推进到+1.5V，然而当栅压超过P-N结的正向开启电压时，栅极正向漏电会迅速增大，很可能导致栅极的击穿，影响器件的安全性。因此，研发基于P-Al(In,Ga)N盖帽层的栅极漏电抑制技术，对推动P-Al(In,Ga)N盖帽层技术在GaN基功率电子中的应用和产业化至关重要。另一方面，由于表面态的存在，GaN基功率电子器件在高压工作时存在严重的电流坍塌，直接导致器件动态导通电阻和功耗的增加。多项研究表明，这些表面态很难被完全去除。因此，研发促进表面态快速恢复的技术，避开界面态处理难题具有重要的应用价值。但是上述电子器件的低栅极漏电性能还不能满足电子器件需求，而且阈值控制能力包括电流塌陷自我修复能力上，也不能满足电子器件日益苛刻的要求。
技术实现思路
(一)要解决的技术问题有鉴于此，本专利技术的主要目的在于提供一种GaN基功率电子器件结构及其制备方法，以解决以上所述的至少一项问题。(二)技术方案为实现上述目的，根据本专利技术的一方面，提供一种GaN基功率电子器件，包括衬底和衬底之上的外延层，中：所述外延层包括GaN基异质结构层、超晶格结构层和P型盖帽层，所述超晶格结构层设置于所述异质结构层之上，所述P型盖帽层设置于所述超晶格结构层之上。根据本专利技术的一具体实施方案，所述超晶格结构层为AlN/GaN超晶格结构、AlGaN/GaN超晶格结构、AlN/GaN/AlN量子阱结构或者AlGaN/GaN/AlGaN量子阱结构。根据本专利技术的一具体实施方案，所述AlGaN/GaN超晶格中单周期的AlGaN和GaN的厚度分别为x纳米、y纳米，1≤x≤4，1≤y≤4。根据本专利技术的一具体实施方案，所述超晶格结构层是P型掺杂的，或者是非掺杂的。根据本专利技术的一具体实施方案，所述异质结构层包括缓冲层和其上方的势垒层，所述缓冲层为GaN缓冲层，所述势垒层为Al(In,Ga)N势垒层。根据本专利技术的一具体实施方案，所述P型盖帽层是P-GaN，P-InN或P-AlN二元合金层，也可以是P-AlGaN，P-AlInN或P-InGaN三元合金层，或者是AlInGaN四元合金层。根据本专利技术的一方面，提供一种GaN基功率电子器件的制备方法，包括以下步骤：(1)准备衬底；(2)在衬底上制备外延层，所述外延层包括GaN基异质结构层、超晶格结构层和P型盖帽层，所述超晶格结构层制备于所述异质结构层之上，所述P型盖帽层制备于所述超晶格结构层之上。(3)在外延层上制备栅极，源极，漏极以及钝化层。根据本专利技术的一具体实施方案，所述栅极与源极，栅极与漏极之间具有或者不具有超晶格层。根据本专利技术的一具体实施方案，所述栅极与源极，栅极与漏极之间的P型盖帽层采用干法刻蚀去除，制备时所述超晶格结构层作为停止层。根据本专利技术的一具体实施方案，所述器件的栅极是肖特基接触，或者是欧姆接触。(三)有益效果从上述技术方案可以看出，本专利技术具有以下有益效果：1、本专利技术提供的GaN基功率电子器件结构及制备方法，从材料生长和能带工程角度提供一种抑制基于P型Al(In,Ga)N盖帽层技术的GaN基增强型功率电子器件的栅极正反向漏电的技术，通过在P型盖帽层与异质结构之间插入一层Al(Ga)N/GaN超晶格以提高栅极的势垒高度，从而抑制栅极的正反向漏电，进一步扩展了基于p型盖帽层技术制备的GaN基功率电子器件的栅压摆幅和安全栅压范围，从而推动基于P型盖帽层技术的GaN基功率电子器件的应用进程，促进GaN基功率电子器件的产业化；2、本专利技术提供的GaN基功率电子器件结构及制备方法，在栅极正向开启时，位于P型盖帽层与异质结构之间的超晶格中的电子空穴复合发光能促进栅漏和栅源间异质结表面和体内深能级捕获电子的释放，实现器件电流坍塌的同步自我恢复，从而有效抑制器件动态导通电阻的升高；3、本专利技术提供的GaN基功率电子器件结构及制备方法，位于P型盖帽层与异质结构之间的超晶格可充当干法刻蚀P型盖帽层的停止层，从而提高器件导通电阻的均匀性和器件的成品率。附图说明图1a和1b是根据本专利技术具体实施方案提供的两种GaN基功率电子器件结构示意图；图2a和2b是干法刻蚀图1中栅极以外区域P型Al(In,Ga)N层的示意图；图3是根据对比在P型Al(In,Ga)N层与Al(In,Ga)N/GaN异质结构之间插入Al(Ga)N/GaN超晶格层前后的能带图对比。图4a和4b分别是图1a和1b中本专利技术提供的两种GaN基功率电子器件在栅极正向开启时栅下Al(Ga)N/GaN超晶格插入层的发光和传播示意图。具体实施方式本专利技术中，“之上”及“之下”用语仅表示相应层结构的相对位置关系，相应层可以为接触与非接触。另外，在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显 地，一个或本文档来自技高网...

【技术保护点】
一种GaN基功率电子器件，包括衬底和衬底之上的外延层，其特征在于：所述外延层包括GaN基异质结构层、超晶格结构层和P型盖帽层，所述超晶格结构层设置于所述异质结构层之上，所述P型盖帽层设置于所述超晶格结构层之上。

【技术特征摘要】
1.一种GaN基功率电子器件，包括衬底和衬底之上的外延层，其特征在于：所述外延层包括GaN基异质结构层、超晶格结构层和P型盖帽层，所述超晶格结构层设置于所述异质结构层之上，所述P型盖帽层设置于所述超晶格结构层之上。2.根据权利要求1所述的GaN基功率电子器件，其特征在于，所述超晶格结构层为AlN/GaN超晶格结构、AlGaN/GaN超晶格结构、AlN/GaN/AlN量子阱结构或者AlGaN/GaN/AlGaN量子阱结构。3.根据权利要求2所述的GaN基功率电子器件，其特征在于，所述AlGaN/GaN超晶格中单周期的AlGaN和GaN的厚度分别为x纳米、y纳米，1≤x≤4，1≤y≤4。4.根据权利要求2所述的GaN基功率电子器件，其特征在于，所述超晶格结构层是P型掺杂的，或者是非掺杂的。5.根据权利要求1所述的GaN基功率电子器件，其特征在于，所述异质结构层包括缓冲层和其上方的势垒层，所述缓冲层为GaN缓冲层，所述势垒层为Al(In,Ga)N势垒层。6.根据权利要求1所...

【专利技术属性】
技术研发人员：黄森，刘新宇，王鑫华，魏珂，包琦龙，王文武，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11