超结功率器件及其制造方法技术

本发明专利技术公开了一种超结功率器件，在N型外延层上形成有超结结构，超结结构中的P型柱填充于沟槽中；沟槽的侧面为倾斜结构以有利于沟槽的刻蚀和填充；在沟槽的侧面形成有通过离子注入形成的掺杂补偿层，从沟槽的顶部到底部方向上掺杂补偿层的掺杂浓度逐步变化，用于补偿不同深度处的沟槽宽度对P型柱和N型柱的电荷平衡的影响，从而提高沟槽的不同深度处的P型柱和相邻的N型柱的电荷平衡并从而提高超结功率器件的击穿电压。本发明专利技术还公开了一种超结功率器件的制造方法。本发明专利技术能提高具有沟槽侧面倾斜结构的超结结构的击穿电压，同时还能使器件具有良好的抗冲击能力。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结(super junction)功率器件；本专利技术还涉及一种超结功率器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。如图1所示，是图1是沟槽为理想状况的现有超结功率器件的结构示意图；这里以N型超结功率器件为例进行介绍，对器件的掺杂类型进行相应的替换可以得到P型超结功率器件，这里对P型超结功率器件不做详细介绍。由图1可知，N型超结功率器件包括：半导体衬底如硅衬底101，在半导体衬底101的表面形成有N型外延层如N型硅外延层102，超结结构由形成于N型外延层102中的P型柱103a和由各P型柱103a之间的N型外延层102组成的N型柱交替排列形成。N型外延层102在图1中也用N EPI表示，P型柱103a也用P柱表示。P型体区104形成于各P型柱103a的顶部。多晶硅栅105形成于P型体区104的选定区域的顶部且二者之间相隔有栅介质层如栅氧化层，被多晶硅栅105覆盖的P型体区104的表面用于形成沟道，所以P型体区104作为沟道区。由多晶硅栅105和栅介质层组成的栅极结构还延伸到P型体区104外的N型柱表面。由N+区组成的源区106形成于P型体区104的表面，源区106的一侧和多晶硅栅104自对准。层间膜107形成于半导体衬底101的正面并将器件的多晶硅栅105，源区106和P型体区104等覆盖。接触孔108穿过层间膜107和底部的对应的源区106或多晶硅栅105接触。在源区106对应的接触孔108的底部形成有P+掺杂的接触注入层109，接触注入层109的底部和P型体区104接触。源区106和P型体区104通过顶部的接触孔108连接到由正面金属层110组成的源极；多晶硅栅105通过顶部的接触孔108连接到由正面金属层110组成的栅极。超结功率器件为MOSFET器件时，由N型高掺杂的半导体衬底101组成漏区，并在半导体衬底101的背面形成由背面金属层组成的漏极。P型柱包括两种形成工艺：其中一种为采用多次外延工艺形成，这种方法具有较高的成本以及工艺时间长；另一种是通过挖槽和P型硅填入的方法形成，这种工艺简单且效率高。通过挖槽和P型硅填入的方法来形成P型柱103a采用比较多。图1中的P型柱103a就是采用挖槽加P型硅填入的工艺方法形成的。图1中的P型柱103a所对应的沟槽的侧面为垂直结构，这是一种理想状态结构。实际状况中，沟槽的侧面往往具有一定的倾角，如图2所示，是沟槽为实际状况的现有超结功率器件的结构示意图；和图1所示结构不同之处为，图2中的P型柱103b所对应的沟槽的侧面具有一定的倾角，且该倾角使沟槽的顶部宽度大于底部宽度即呈上大下小的结构，这种上大下小的沟槽结构有利于沟槽的刻蚀和填充。如图3所示，是图2所示现有超结功率器件的击穿电压和电荷平衡率的关系曲线，即曲线201为现有超结功率器件的击穿电压和电荷平衡率的关系曲线；对于电荷平衡，图1所示的理想结构由于沟槽的宽度上下不变，容易实现电荷完全平衡，此种情况下，能达到最大的击穿电压；也即Nn×an＝Np×ap时达到电荷完全平衡，这种情形对应于横坐标为虚线301所示时的情形，可知，该位置处对应于曲线201的定点，故此时的击穿电压最大，其中Nn表示N型柱的掺杂浓度，an表示N型柱的宽度，Np表示P型柱的掺杂浓度，ap表示P型柱的宽度。图2所示的实际状况对应的沟槽结构中，由于沟槽的宽度上下会变化，故无法保证最理想的Nn×an＝Np×ap，工艺中通常做成Nn×an<Np×ap，以保证器件有最好的抗冲击能力；但器件击穿电压损失较多，如图3中横坐标为直线302所示的情形对应于实际状况中的电荷平衡的设置，击穿电压相对于顶点的位置会下降比较多的值。图3中在横坐标小于虚线301的坐标所对应的区域中为Nn×an>Np×ap，即图3中所写的
Nn*an>Np*ap；横坐标大于虚线301的坐标所对应的区域中为Nn×an<Np×ap，即图3中所写的Nn*an<Np*ap。图2所示的实际状况的结构中，之所以将电荷平衡率设置在横坐标大于虚线301的坐标区域中，是为了保证器件具有最后的抗冲击能力，图2中的箭头虚线120对应于电荷平衡率为Nn×an<Np×ap时的击穿电流流向，显然击穿电流经过P型柱103b；箭头虚线121对应于电荷平衡率为Nn×an>Np×ap时的击穿电流流向，显然击穿电流经过N型柱；击穿电流经过P型柱103b时具有更大的抗冲击能力，故现已工艺方法中一般都将实际状况对应的超结结构的电荷平衡率设置在Nn×an<Np×ap区域中,但这会降低器件的击穿电压。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结功率器件，能提高具有沟槽侧面倾斜结构的超结结构的击穿电压，同时还能使器件具有良好的抗冲击能力。为此，本专利技术还提供一种超结功率器件的制造方法。为解决上述技术问题，本专利技术提供的超结功率器件中，在N型外延层上形成有多个沟槽，在所述沟槽中填充有P型柱，填充于所述沟槽中的所述P型柱和由所述沟槽之间的所述N型外延层组成的N型柱交替排列组成超结结构。所述沟槽的侧面为倾斜结构且所述沟槽的底部宽度小于顶部宽度，以有利于所述沟槽的刻蚀和填充。在所述沟槽的侧面形成有通过离子注入形成的掺杂补偿层，从所述沟槽的顶部到底部方向上所述掺杂补偿层的掺杂浓度逐步变化，用于补偿不同深度处的所述沟槽宽度对所述P型柱和所述N型柱的电荷平衡的影响，从而提高所述沟槽的不同深度处的所述P型柱和相邻的所述N型柱的电荷平衡并从而提高超结功率器件的击穿电压。进一步的改进是，在所述沟槽的底部位置处，叠加了所述掺杂补偿层的所述P型柱和所述N型柱的P型杂质总量大于N型杂质总量，用以提高所述超结功率器件的抗冲击能力。进一步的改进是，所述掺杂补偿层为N型掺杂，从所述沟槽的顶部到底部方向上所述掺杂补偿层的N型杂质的浓度逐步变小。进一步的改进是，所述掺杂补偿层为P型掺杂，从所述沟槽的顶部到底部方向上所述掺杂补偿层的P型杂质的浓度逐步变大。进一步的改进是，从所述沟槽的顶部到底部方向上所述掺杂补偿层的掺杂杂质由
N型过渡到P型且所述N型杂质的浓度逐步变小、P型杂质的浓度逐步变大。进一步的改进是，从所述沟槽的顶部到底部方向上所述掺杂补偿层的离子注入层分为二段以上从而形成所述掺杂补偿层的掺杂浓度逐步变化的结构。进一步的改进是，从所述沟槽的顶部到底部方向上，所述N型柱均匀掺杂，所述P型柱均匀掺杂。进一步的改进是，所述超结功率器件包括超结MOSFE本文档来自技高网...

【技术保护点】
一种超结功率器件，其特征在于：在N型外延层上形成有多个沟槽，在所述沟槽中填充有P型柱，填充于所述沟槽中的所述P型柱和由所述沟槽之间的所述N型外延层组成的N型柱交替排列组成超结结构；所述沟槽的侧面为倾斜结构且所述沟槽的底部宽度小于顶部宽度，以有利于所述沟槽的刻蚀和填充；在所述沟槽的侧面形成有通过离子注入形成的掺杂补偿层，从所述沟槽的顶部到底部方向上所述掺杂补偿层的掺杂浓度逐步变化，用于补偿不同深度处的所述沟槽宽度对所述P型柱和所述N型柱的电荷平衡的影响，从而提高所述沟槽的不同深度处的所述P型柱和相邻的所述N型柱的电荷平衡并从而提高超结功率器件的击穿电压。

【技术特征摘要】
1.一种超结功率器件，其特征在于：在N型外延层上形成有多个沟槽，在所述沟槽中填充有P型柱，填充于所述沟槽中的所述P型柱和由所述沟槽之间的所述N型外延层组成的N型柱交替排列组成超结结构；所述沟槽的侧面为倾斜结构且所述沟槽的底部宽度小于顶部宽度，以有利于所述沟槽的刻蚀和填充；在所述沟槽的侧面形成有通过离子注入形成的掺杂补偿层，从所述沟槽的顶部到底部方向上所述掺杂补偿层的掺杂浓度逐步变化，用于补偿不同深度处的所述沟槽宽度对所述P型柱和所述N型柱的电荷平衡的影响，从而提高所述沟槽的不同深度处的所述P型柱和相邻的所述N型柱的电荷平衡并从而提高超结功率器件的击穿电压。2.如权利要求1所述超结功率器件，其特征在于：在所述沟槽的底部位置处，叠加了所述掺杂补偿层的所述P型柱和所述N型柱的P型杂质总量大于N型杂质总量，用以提高所述超结功率器件的抗冲击能力。3.如权利要求1所述超结功率器件，其特征在于：所述掺杂补偿层为N型掺杂，从所述沟槽的顶部到底部方向上所述掺杂补偿层的N型杂质的浓度逐步变小。4.如权利要求1所述超结功率器件，其特征在于：所述掺杂补偿层为P型掺杂，从所述沟槽的顶部到底部方向上所述掺杂补偿层的P型杂质的浓度逐步变大。5.如权利要求1所述超结功率器件，其特征在于：从所述沟槽的顶部到底部方向上所述掺杂补偿层的掺杂杂质由N型过渡到P型且所述N型杂质的浓度逐步变小、P型杂质的浓度逐步变大。6.如权利要求1至5中任一权利要求所述超结功率器件，其特征在于：从所述沟槽的顶部到底部方向上所述掺杂补偿层的离子注入层分为二段以上从而形成所述掺杂补偿层的掺杂浓度逐步变化的结构。7.如权利要求1至5中任一权利要求所述超结功率器件，其特征在于：从所述沟槽的顶部到底部方向上，所述N型柱均匀掺杂，所述P型柱均匀掺杂。8.如权利要求1至5中任一权利要求所述超结功率器件，其特征在于：所述超结功率器件包括超结MOSFET器件，IGBT器件。9.如权利要求8所述超结功率器件，其特征在于：所述超结MOSFET器件包括具有屏蔽栅的超结MOSFET器件。10.一种超结功率器件的制造方法，其特征在于，包括如下步骤：步骤一、提供N型外延层，在所述N型外延层上形成硬质掩模层，通过光刻刻蚀工艺将沟槽形成区域的所述硬质掩模层打开；步骤二、以所述硬质掩模层为掩模对所述N型外延层进行两次以上的分段刻蚀形成沟槽；在每次分段刻蚀完成后都对已刻蚀出的所述沟槽的侧面进行一次补偿离子注入掺杂，所述沟槽完全形成后由各次补偿离子注入掺杂杂质叠加形成位于所述沟槽的侧面的掺杂补偿层；所述沟槽的侧面为倾斜结构且所述沟槽的底部宽度小于顶部宽度，以有利于所述沟槽的刻蚀和后续的填充；步骤三、在所述沟槽中进行填充P型外延层形成P型柱，去除所述硬质掩模层；填充于所述沟槽中的所述P型柱和由所述沟槽之间的所述N型外延层组成的N型柱交替排列组成超结结构...

【专利技术属性】
技术研发人员：柯行飞，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31