具有扩展触头的碳纳米管晶体管制造技术

一种半导体器件，包含沿着第一方向延伸以界定长度且沿着与第一方向垂直的第二方向延伸以界定高度的基板。该基板包含电介质层以及形成于电介质层上的至少一个栅极叠层。源极触头被形成于栅极叠层的第一侧的相邻处，并且漏极触头被形成于栅极叠层的相对第二侧的相邻处。碳纳米管形成于源极触头和漏极触头上。纳米管的第一部分形成源极。第二部分形成漏极。第三部分被置于源极和漏极之间，以界定沿第一方向延伸的栅极沟道。源极和漏极沿第二方向延伸，并具有比栅极沟道长的长度。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请涉及共同受让人的、2014年1月31日提交的专利申请序列号14/169,340，该申请全文通过引用加入本申请。
本专利技术涉及半导体器件，并且更具体地涉及碳纳米管晶体管。
技术介绍
碳纳米管场效应晶体管(CNTFET)是代替或补充传统的硅晶体管技术的强有力候选者。CNTFET性能会显著地受触头的电阻影响。因此，在源/漏电极与CNT之间的总体接触面积会影响CNTFET的性能。为了避免高接触电阻对总体晶体管性能的限制，常规的CNTFET需要金属触头在与栅极长度(LG)平行的方向上(即，在X轴方向上)有较长的长度(Lc)，如图1所示。最近的器件缩放倾向继续要求减小半导体器件的间距，该间距被定义为在两个相邻器件的栅极的中心之间的距离。在制作多栅CNTFET时，需要相邻的金属触头之间的最小距离(dC)来防止相邻的半导体器件的短路。因此，在不增加半导体的总体间距的情况下具有增大长度的金属触头的器件结构是所希望的，以便确保合适的dC。
技术实现思路
根据至少一种实施例，半导体器件包含沿着第一方向延伸以界定长度且沿着与第一方向垂直的第二方向延伸以界定高度的基板。该基板包含电介质层以及形成于电介质层上的至少一个栅极叠层。源极触头被形
成于栅极叠层的第一侧的相邻处，并且漏极触头被形成于栅极叠层的相对第二侧的相邻处。碳纳米管形成于源极触头和漏极触头上。碳纳米管包含第一部分、第二部分和第三部分。第一部分与源极触头接触，以形成源极。第二部分与漏极触头接触，以形成漏极。第三部分被置于第一及第二部分之间，以形成沿第一方向延伸的栅极沟道。源极和漏极各自沿着第二方向延伸，并且具有比栅极沟道的长度更长的长度。根据另一种实施例，一种用于制作半导体器件的方法包括在基板的电介质层上形成至少一个栅极叠层。基板沿着第一方向延伸，以界定长度，并且沿着与第一方向垂直的第二方向延伸，以界定高度。该方法还包括在栅极叠层上形成功能化电介质层。该方法还包括在位于栅极叠层的第一侧的功能化电介质层的第一部分上形成源极触头，以及在位于栅极叠层的相对第二侧的功能化电介质层的第二部分上形成漏极触头。该方法还包括在源极触头和漏极触头上形成碳纳米管，以分别界定源极和漏极。栅极沟道沿着第一方向延伸以界定栅极长度，并且被置于源极和漏极之间。该方法还包括使碳纳米管的至少一个部分静电耦合于功能化电介质层上，使得源极和漏极沿着垂直于栅极长度的第二方向延伸。另外的特征通过本专利技术的技术来实现。其他实施例将在本文中进行详细描述，并且被看作是所要求保护的本专利技术的一部分。为了本专利技术及特征的更好理解，请参考本专利技术的描述和附图。附图说明被看作是本专利技术的主题被特别地指出，并且在本说明书的结论部分的权利要求书中被明确要求权利保护。根据下面结合附图进行的详细描述，上述及其他特征是显而易见的，在附图中：图1示出了常规的顶栅式碳纳米管FET的顶视图；图2是包含形成于主体层的上表面上的电介质层的起始基板的剖视图；图3示出了在使电介质层的某些部分凹进以形成源/漏区并于电介质层的上表面形成栅极叠层之后的图2的基板；图4示出了在间隔件电介质层沉积于已蚀刻的电介质层的上表面上以覆盖栅极叠层之后的图3的基板；图5示出了在间隔件电介质层被蚀刻以沿着栅极叠层的侧壁形成间隔件之后的图4的基板；图6示出了在覆盖已蚀刻的电介质层的上表面、间隔件的侧壁及栅极叠层的上表面的共形的功能化电介质层的沉积之后的图5的基板；图7示出了在覆盖着栅极叠层且靠着功能化电介质层的外表面而形成的金属触头层的沉积之后的图6的基板；图8示出了在蚀刻金属触头层以形成从基板的电介质层朝栅极叠层的上部垂直延伸的金属触头之后的图7的基板；图9示出了在碳纳米管沉积于金属触头的外表面以及位于金属触头之间的功能化电介质层的上表面上之后的图8的基板；图10示出了在光刻阻挡层的沉积之后的图9的基板；图11示出了在对光刻阻挡层进行图形化以使碳纳米管的一部分以及位于金属触头之间的功能化电介质层露出之后的图10的基板；图12示出了在选择性地去除了功能化电介质层以形成碳纳米管的悬挂部分以及位于纳米管的悬挂部分与栅极叠层之间的空隙之后的图11的基板；图13示出了在去除了光刻阻挡层的剩余部分之后且在共形的栅极电介质层的沉积之后的图12的基板；图14示出了在覆盖栅极电介质层的阻挡电介质层沉积于基板上之后的图13的基板；图15示出了在对阻挡电介质层进行图形化以形成源/漏空隙并去除位于空隙内的栅极电介质层以使碳纳米管和金属触头露出之后的图14的基板；图16示出了在将导电材料沉积于空隙内以形成源极和漏极触头端子之后的图15的基板；图17是示出根据另一种示例性的实施例的在碳纳米管的沉积之后的多栅半导体器件的剖视图；图18是示出根据另一种示例性的实施例的在支撑电介质阻挡层的沉积之后的多栅半导体器件剖视图；图19示出了在对支撑电介质阻挡层进行了蚀刻以形成靠着金属触头的外表面的支撑区之后的图18的多栅半导体器件；图20示出了在碳纳米管沉积于支撑区的外表面以及位于栅极叠层上方的功能化电介质层的裸露表面上之后的图19的多栅半导体器件；图21示出了在去除了支撑区以形成包含从基板的电介质层朝栅极叠层的上部垂直延伸的金属触头的多栅碳纳米管半导体器件之后的图20的多栅半导体器件；以及图22是示出根据至少一种示例性实施例的用于制作半导体器件的方法的流程图。具体实施方式现在参照图2，该图中示出了起始基板100的剖视图。起始基板100沿着X轴延伸以界定长度，并且沿着Z轴延伸以界定高度。起始基板100包含主体层102以及形成于主体层102的上表面上的电介质层104。主体层102可以由包括例如硅(Si)在内的半导体材料形成。电介质层104可以是由包括(但不限于)氮化硅(Si3N4)在内的各种电介质材料形成，并且被配置用于提供电隔离。各种方法可以被用来沉积电介质层，包括(但不限于)化学气相沉积(CVD)。转至图3，电介质层104凹进并且栅极叠层106使用常规的沉积和蚀刻工艺(包括(但不限于)光刻和反应离子蚀刻(RIE)工艺)形成于电介质层104上。使电介质层104凹进以形成源区108和漏区109。电介质层104凹进的深度可以根据器件应用而改变。栅极叠层106具有栅极长度(LG)并且形成于位于S/D区108，109之间的电介质层104的上表面上。栅极叠层106可以由包括(但不限于)钽(Ta)、铌(Nb)、金(Au)、铝(Al)和多晶硅(PC)在内的各种材料形成。现在参照图4，电介质层110被沉积于基板100上，用于覆盖已蚀刻的电介质层104和栅极叠层106。用于沉积电介质层110的各种方法
可以被执行，包括，例如，CVD。电介质层110可以由低介电常数(即，低k值)材料形成。低k值材料可以包括(但不限于)聚合物衍生的非晶态陶瓷(SiBCN)。现在参照图5，电介质层110按照常规的蚀刻工艺来蚀刻以使栅极叠层106的上表面露出。该蚀刻工艺还会在栅极叠层106的侧壁以及已蚀刻的电介质层104的侧壁上形成间隔件112。转至图6，共形的功能化电介质层113使用包括(但不限于)CVD和原子层沉积(ALD)在内的各种沉积工艺形成于基板100上。功能化电介质层113覆盖已蚀刻的电本文档来自技高网...

【技术保护点】
一种半导体器件，包含：沿着第一方向延伸以界定长度且沿着与所述第一方向垂直的第二方向延伸以界定高度的基板，所述基板包含电介质层以及形成于所述电介质层上的至少一个栅极叠层；形成于所述栅极叠层的第一侧的相邻处的源极触头以及形成于所述栅极叠层的相对第二侧的相邻处的漏极触头；以及形成于所述源极触头和所述漏极触头上的碳纳米管，所述碳纳米管包含与所述源极触头接触以形成源极的第一部分、与所述漏极触头接触以形成漏极的第二部分以及被置于所述第一部分与第二部分之间以界定沿着所述第一方向延伸的栅极沟道的第三部分，所述源极和所述漏极沿着所述第二方向延伸并且具有比所述栅极沟道的栅极长度长的长度。

【技术特征摘要】
【国外来华专利技术】2014.01.31 US 14/169,3401.一种半导体器件，包含：沿着第一方向延伸以界定长度且沿着与所述第一方向垂直的第二方向延伸以界定高度的基板，所述基板包含电介质层以及形成于所述电介质层上的至少一个栅极叠层；形成于所述栅极叠层的第一侧的相邻处的源极触头以及形成于所述栅极叠层的相对第二侧的相邻处的漏极触头；以及形成于所述源极触头和所述漏极触头上的碳纳米管，所述碳纳米管包含与所述源极触头接触以形成源极的第一部分、与所述漏极触头接触以形成漏极的第二部分以及被置于所述第一部分与第二部分之间以界定沿着所述第一方向延伸的栅极沟道的第三部分，所述源极和所述漏极沿着所述第二方向延伸并且具有比所述栅极沟道的栅极长度长的长度。2.根据权利要求1所述的半导体器件，还包含被置于所述栅极沟道与所述栅极叠层之间的栅极电介质层，其中在所述碳纳米管与所述源极触头和所述漏极触头中的至少一个之间的接触面积大于在所述碳纳米管与所述栅极电介质层之间的接触面积。3.根据权利要求2所述的半导体器件，其中所述栅极电介质层完全环绕所述栅极沟道。4.根据权利要求3所述的半导体器件，其中所述栅极叠层沿着所述第二方向延伸以界定栅极高度，并且所述源极和漏极触头沿着所述第二方向延伸以界定各自的源极和漏极触头高度，所述源极和漏极触头高度大于所述栅极高度。5.根据权利要求4所述的半导体器件，还包含形成于所述电介质层上且置于所述源极和漏极触头中的每个触头与所述栅极叠层之间的功
\t能化电介质层。6.根据权利要求5所述的半导体器件，其中所述碳纳米管的至少一个部分与所述功能化电介质层的至少一个部分静电耦合。7.根据权利要求6所述的半导体器件，其中所述源极的第一端部与所述功能化电介质层的靠着电介质层而形成的第一部分静电耦合，并且所述源极的第二端部与所述功能化电介质层的形成于所述栅极叠层的上部的相邻处的第二部分静电耦合。8.根据权利要求7所述的半导体器件，其中所述漏极的第一端部与所述功能化电介质层的靠着电介质层而形成的第三部分静电耦合，并且所述漏极的第二端部与所述功能化电介质层的形成于所述栅极叠层的上部的相邻处的第四部分静电耦合。9.根据权利要求8所述的半导体器件，其中所述功能化电介质层包含：形成于包含选自氧化铪(HfO2)、氧化铝(Al2O3)和氮化硅(Si3N4)中的氧化物材料的区域上的4-(N-羟基甲酰胺基)-1-甲基碘代吡啶(NMPI)分子。10.一种用于制作半导体器件的方法，包括：在基板的电介质层上形成至少一个栅极叠层，所述基板沿着第一方向延伸以界定长度且沿着与所述第一方向垂直的第二方向延伸以界定高度；在所述栅极叠...

【专利技术属性】
技术研发人员：汉述仁，W·汉熙，J·B·汉农，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US