利用伪停顿的高速通道上的EMI抑制制造技术

描述了涉及利用伪停顿的在高速通道上的电磁干扰(EMI)抑制的技术的方法和装置。在一个实施例中，协议逻辑响应于确定没有数据将通过通道被发送以及确定数据正在通过所述通道被发送而确定是否在所述通道上执行伪停顿操作。所述伪停顿操作包括在脉冲串结束(EOB)信号之后(例如，立即)通过所述通道发送一个或多个训练符号，而不是允许所述通道停顿。也公开了其他实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本公开总体上涉及电子领域。更具体地，实施例涉及利用伪停顿(falsestall)的针对高速通道(high-speedlane)上的电磁干扰(EMI)抑制的技术。附图说明具体实施方式是参考附图提供的。在附图中，附图标记最左边的数字标识该附图标记在其中第一次出现的附图。在不同的附图中使用相同的附图标记以指示相似或相同的项目。图1示出了计算系统的实施例的方框图，能够利用所述计算系统来实现在本文中所讨论的各种实施例。图2示出了计算系统的实施例的方框图，能够利用所述计算系统来实现在本文中所讨论的一个或多个实施例。图3示出了根据一些实施例的针对填充、常规停顿、和伪停顿场景的接口行为的时序图。图4示出了根据实施例的用于在填充、常规停顿、和伪停顿技术之间做出选择的方法的流程图。图5示出了计算系统的实施例的方框图，能够利用所述计算系统来实现在本文中所讨论的一个或多个实施例。图6示出了计算系统的实施例的方框图，能够利用所述计算系统来实现在本文中所讨论的一个或多个实施例。图7示出了根据实施例的片上系统(SOC)封装的方框图。具体实施方式在下面的说明书中，阐述了大量具体细节以便于提供对各种实施例的透彻理解。然而，一些实施例可以在没有这些具体细节的情况下实践。在其它实例中，没有详细地描述公知的方法、过程、组件、以及电路，是为了不使特定的实施例难以理解。可以利用诸如集成半导体电路(“硬件”)、组织在一个或多个程序中的计算机可读指令(“软件”)、或硬件和软件的某种组合之类的各种单元来执行实施例的各个方面。出于本公开的目的，对“逻辑”的引用可以意指或者硬件、软件、或者其某种组合。MIPI(移动产业处理器接口)标准组已经针对移动处理平台上的片对片通信发布了称为(M-PHY规范,v2.0,2011年6月)的物理层标准。当M-PHY通道没有数据发送时，其可以或者“停顿”(关闭该通道)，或者“填充”(使该通道保持活动)。一般而言，在停顿后重新启动通道将花费一些量的时间，这将增加总线或互连延迟。如果该延迟是不可接受的，则M-PHY通道将不得不进行“填充”，在这种情况下，TX(发射机)将发送静态的“填充物”数据模式。可以存在一些实例，其中，通道主要发送“填充”模式。发送重复模式可能导致电磁干扰(EMI)问题，其将负面地影响信号传输的质量，并且可能引起延迟(由于数据可能已重新发送)、数据错误、减缓传输速度(因为通道将不得不被减速以降低EMI效应)等。为了这个目的，一些实施例利用伪停顿在高速通道(例如，M-PHY通道)上抑制EMI。在实施例中，“伪停顿”指的是使M-PHY通道保持活动并且避免重复的“填充”符号的传输，同时仍然在M-PHY规范的参数内工作。在伪停顿中，没有数据发送的TX会发信号通知其将进入“停顿”，并且然后立即开始发送训练符号用于接下来的脉冲串(burst)(例如，替代发送填充信号/分组)。由于通道处于不活动没有持续可感知的时间长度(例如，20UI)并且在有数据待发送之前就开始训练，因此，总线/互连延迟将是最小的(例如，RX(接收机)将可能不失锁)。此外，由于训练符号是其中有许多有效的符号可以选择的D开头的词(称为SYNC)，并且它们是随机化的，因此可以避免静态数据模式。此外，由于SYNC模式没有被视为有效的数据，所以可以选择它们以用于更好的EMI性能。可以使用各种计算系统以实现在本文中所讨论的实施例，例如，参考图1-2和5-7所讨论的系统。更具体地，图1示出了根据实施例的计算系统100的方框图。系统100可以包括一个或多个代理102-1到102-M(在本文中统称为“多个代理102”，或者更加一般地称为“代理102”)。在实施例中，代理102中的一个或多个可以是计算系统(例如，参考图5-7所讨论的计算系统)的组件中的任何一个。如图1中所示，代理102可以经由网络结构104进行通信。在一个实施例中，网络结构104可以包括允许各种代理(例如，计算设备)传送数据的计算机网络。在实施例中，网络结构104可以包括经由串行(例如，点对点)链路和/或经由共享的通信网络(其在实施例中可以被配置为环形)进行通信的一个或多个互连(或互连网络)。每个链路可以包括一个或多个通道。例如，一些实施例可以便于在允许与全缓冲双列直插存储器模块(FBD)进行通信的链路上的组件调试或验证，例如，其中FBD链路是用于将存储器模块耦合至主机控制器设备(例如，处理器或存储器集线器)的串行链路。可以从FBD信道主机发送调试信息，以使得调试信息可以由信道业务量追踪捕获工具(例如，一个或多个逻辑分析器)沿着信道观察到。在一个实施例中，系统100可以支持分层的协议方案，其可以包括物理层、链路层、路由层、传输层、和/或协议层。结构104还可以便于从一个协议(例如，高速缓存处理器或高速缓存感知的存储器控制器)到另一个协议传输数据(例如，以分组的形式)以用于点对点或共享的网络。而且，在一些实施例中，网络结构104可以提供遵守一个或多个高速缓存一致性协议的通信。此外，如由图1中的箭头的方向所示，代理102可以经由网络结构104发送和/或接收数据。因此，一些代理可以利用单向链路而其它代理可以利用双向链路来进行通信。例如，一个或多个代理(例如，代理102-M)可以发送数据(例如，经由单向链路106)，其它代理(例如，代理102-2)可以接收数据(例如，经由单向链路108)，而一些代理(例如，代理102-1)可以既发送数据又接收数据(例如，经由双向链路110)。另外，代理102中的至少一个可以是本地代理，并且代理102中的一个或多个可以是请求或高速缓存代理。一般而言，请求/高速缓存代理发送请求至本地节点/代理以请求到与相对应的“本地代理”相关联的存储器地址的访问。此外，在实施例中，代理102中的一个或多个(仅示出了一个针对代理102-1)可以具有对诸如存储器102的存储器(其可以专用于该代理或与其它代理共享)的访问权。在一些实施中，代理102中的每一个(或至少一个)可以耦合至存储器120，该存储器或者与代理在相同的管芯上，或者以其他方式可由代理访问。而且，如在图1中所示，代理102包括伪停顿逻辑150(例如，在发射机端)以用于降低互连通道上的EMI。图2是根据实施例的计算系统200的方框图。系统200包括多个插槽202-208(示出了四个，但是一本文档来自技高网...

【技术保护点】
一种装置，包括：用于响应于确定没有数据将通过通道被发送以及确定数据正在通过所述通道被发送来确定是否在所述通道上执行伪停顿操作的逻辑，其中，所述伪停顿操作包括在脉冲串结束(EOB)信号之后通过所述通道发送一个或多个训练符号，而不是允许所述通道停顿。

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：
用于响应于确定没有数据将通过通道被发送以及确定数据正在通过所
述通道被发送来确定是否在所述通道上执行伪停顿操作的逻辑，
其中，所述伪停顿操作包括在脉冲串结束(EOB)信号之后通过所述
通道发送一个或多个训练符号，而不是允许所述通道停顿。
2.根据权利要求1所述的装置，其中，所述通道是用于将第一代理通
信地耦合至第二代理的。
3.根据权利要求1所述的装置，其中，所述通道是用于在第一代理和
第二代理之间提供点对点链路的。
4.根据权利要求2到3中的任何一项所述的装置，其中，所述第一代
理的发射机和所述第二代理的发射机中的至少一个是包括所述逻辑的。
5.根据权利要求2所述的装置，其中，所述第一代理和所述第二代理
中的一个或多个是包括多个处理器核心的。
6.根据权利要求2所述的装置，其中，所述第一代理和所述第二代理
中的一个或多个是包括多个插槽的。
7.根据权利要求2所述的装置，其中，所述第一代理、所述第二代理、
所述逻辑、和存储器中的一个或多个是在相同的集成电路管芯上的。
8.根据权利要求1所述的装置，其中，所述通道是包括M-PHY通道
的。
9.根据权利要求1所述的装置，其中，正在通过所述通道被发送的所

\t述数据是以一个或多个确认和流量控制(AFC)分组的形式的。
10.根据权利要求1所述的装置，其中，所述一个或多个训练符号是
包括一个或多个SYNC分组的。
11.一种方法，包括：
响应于确定没有数据将通过通道被发送以及确定数据正在通过所述通
道被发送，确定是否在所述通道上执行伪停顿操作，
其中，所述伪停顿操作包括在脉冲串结束(EOB)信号之后通过所述
通道发送一个或多个训练符号，而不是允许所述通道停顿。
12.根据权利要求11所述的方法，还包括所述通道将第一代理通信地
耦合至第二代理。
13.根据权利要求11所述的方法，还包括所述通道在第一代理和第二
代理之间提供点对点链路。
14.根据权利要求12所述的方法，其中，确定是否执行所述伪停顿是
由所述第一代理的发射机和所述第二代理的发射机中的至少一个来执行
的。
15.根据权利要求11所述的方法，其中，所述通道包括M-PHY通道。
16.根据权利要求11所述的方法，还包括将所述数据以一个或多个确
认和流量控制(AFC)分组的形式通过所述通道进行发送。
17.根据权利要求11所述的方法，其中，所述一个或多个训练符号包...

【专利技术属性】
技术研发人员：G·L·埃伯特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US