在屏蔽寄存器中反转和置换位的装置和方法制造方法及图纸

描述了一种用于在屏蔽值上执行位反转和置换的装置和方法。例如，描述了执行指令以执行以下操作的处理器：读取存储在源屏蔽寄存器中的多个屏蔽位，所述屏蔽位与向量寄存器的向量数据元素相关联；以及执行位反转操作以将每个屏蔽位从源屏蔽寄存器复制到目的屏蔽寄存器，其中所述位反转操作使得来自所述源屏蔽寄存器的位要在所述目的屏蔽寄存器内被反转，产生原始位布置的对称镜像。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例总体上涉及计算机系统领域。更具体地，本专利技术的实施例涉及用 于。
技术介绍
-般背景 指令集或指令集架构（ISA)是计算机架构中涉及编程的部分，包括本机数据类 型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和输出（1/ 0)。应当注意的是，在本文中术语"指令" 一般指的是宏指令，即提供给处理器以供执行的 指令，与作为处理器解码器对宏指令解码的结果的微指令或微操作完全不同。 指令集架构与微架构不同，微架构是用于实现指令集的一组处理器设计技术。具 有不同微架构的处理器能够共享共同的指令集。例如，Intel?Pentium4处理器、Intel? Core?处理器以及来自SunnyvaleCA的AdvancedMicroDevices公司的处理器实现基本 相同版本的x86指令集（具有添加有更新版本的一些扩展），但是具有不同的内部设计。例 如，ISA的相同寄存器架构可以以不同的方式在不同微架构中使用已知的技术来实施，包括 专用物理寄存器、使用寄存器重命名机制的一个或多个动态分配物理寄存器（例如，如美 国专利号5, 446, 912描述的使用寄存器别名表（RAT)、重排序缓冲器（R0B)和引退寄存器文 件；如美国专利号5, 207, 132描述的使用多个映射和寄存器池）等。除非另有指定，否则本 文使用的短语"寄存器架构"、"寄存器文件"和"寄存器"指的是对软件/程序员可见的那 些以及指令指定寄存器的方式。当需要区别时，可以使用形容词逻辑的、架构的或软件可见 的来表示寄存器架构中的寄存器/文件，同时不同的形容词将用于给定微架构中的指定寄 存器（例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池）。 指令集包括一个或多个指令格式。给定指令格式定义各个字段（位数、位的位置） 以指定（除了其它方面）要执行的操作以及要在其上执行操作的操作数。虽然定义了指令 模板（或子格式），但一些指令格式还被进一步分解。例如，给定指令格式的指令模板可以 被定义为具有指令格式字段的不同子集（所包含的字段通常采用相同次序，但是因为包含 了较少字段所以至少一些具有不同的位位置）和/或被定义为具有不同解释的给定字段。 给定的指令利用给定的指令格式（并且如果被定义，则采用所述指令格式的指令模板的给 定的一种）来表达，并且指定操作和操作数。指令流是指令的特定序列，其中序列中的每条 指令是采用指令格式（并且如果被定义，则采用所述指令格式的指令模板的给定的一种） 的指令的发生。 科学、金融、自动向量化通用目的、RMS(识别、挖掘和综合）以及视觉和多媒体应 用（例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和视频操纵）通常需要 在大量数据项上执行相同的操作（称作"数据并行性"）。单指令多数据（SHffi)指的是使 得处理器在多个数据项上执行操作的一类指令。S頂D技术尤其适合于能够逻辑地将寄存器 中的位划分为多个固定大小的数据元素的处理器，每个数据元素表示单独的值。例如，64位 寄存器中的位可以指定为将在四个单独的16位数据元素上被操作的源操作数，四个单独 的16位数据元素中的每个表示单独的16位值。这种类型的数据称作紧缩数据类型或向量 数据类型，并且这种数据类型的操作数被称作紧缩数据操作数或向量操作数。换言之，紧缩 数据项或向量指的是紧缩数据元素的序列；并且紧缩数据操作数或向量操作数是sn?指 令（也被认为是紧缩数据指令或向量指令）的源操作数或目的操作数。 以示例的方式，一种类型的sn?指令指定以垂直方式在两个源向量操作数上执 行单个向量操作，以生成相同大小、具有相同数量的数据元素并采用相同数据元素次序的 目的向量操作数（也称作结果向量操作数）。在源向量操作数中的数据元素称作源数据元 素，而在目的向量操作数中的数据元素被称作目的或结果数据元素。这些源向量操作数具 有相同大小且包含相同宽度的数据元素，并因此它们包含相同数量的数据元素。在两个源 向量操作数中相同位位置处的源数据元素形成数据元素对（也称作相对应的数据元素）。 分别在这些源数据元素对中的每对上执行sn?指令所指定的操作，以生成结果数据元素 的匹配数，并因此每对源数据元素具有相对应的结果数据元素。由于操作是垂直的且由于 结果向量操作数是相同大小的、具有相同数量的数据元素，并且结果数据元素存储为与源 向量操作数相同的数据元素次序，所以结果数据元素处于结果向量操作数中的、与它们在 源向量操作数中对应的源数据元素对相同的位位置处。除了该示例性类型的SIMD指令外， 存在多种其它类型的sn?指令（例如，只具有一个或具有多个两个源向量操作数的；以水 平方式操作的；生成具有不同大小、具有不同大小的数据元素和/或具有不同数据元素次 序的结果向量操作数的）。应该理解的是，术语"目的向量操作数"（或目的操作数）被定 义为执行由指令指定的操作数的直接结果，包括将目的操作数存储在某位置（在该指令所 指定的寄存器或存储器地址处），从而它可以作为源操作数由另一指令访问（通过由另一 指令指定相同位置）。 S頂D技术，例如Core?处理器采用的、具有包括x86、MMX?、流S頂D扩展 (SSE)、SSE2、SSE3、SSE4. 1和SSE4. 2指令的指令集的S頂D技术，已经使得在应用性能上得 到显著改善（Core?和MMX?是IntelCorporationofSantaClare，Calif.的注册商标 或商标）。已经发布了涉及高级向量扩展（AVX)且使用VEX编码方案的未来SB?扩展的额 外集合。【附图说明】 图1A是示出了根据本专利技术的实施例的示例性有序管线和示例性寄存器重命名、 乱序发布/执行管线的框图； 图1B是示出了根据本专利技术的实施例的要包括在处理器中的有序架构核心的示例 性实施例和示例性寄存器重命名、乱序发布/执行架构核心二者的框图； 图2是根据本专利技术的实施例的具有集成的存储器控制器和图形的单核心处理器 和多核心处理器的框图； 图3示出了根据本专利技术的一个实施例的系统的框图； 图4示出了根据本专利技术的实施例的第二系统的框图； 图5示出了根据本专利技术的实施例的第三系统的框图； 图6示出了根据本专利技术的实施例的片上系统（SoC)的框图； 图7示出了根据本专利技术的实施例的对比使用软件指令转换器将源指令集中的二 进制指令转换为目标指令集中的二进制指令的框图；图8示出了根据本专利技术的一个实施例的执行屏蔽位反转操作的装置； 图9示出了根据本专利技术的另一实施例的执行屏蔽位置换操作的装置； 图10示出了包括分组数据寄存器和紧缩数据操作屏蔽寄存器的处理器架构； 图11示出了根据本专利技术的一个实施例的用于执行屏蔽位反转操作的方法； 图12示出了根据本专利技术的另一实施例的用于执行屏蔽位置换操作的方法。【具体实施方式】 示例性处理器架构和数据类型图1A是示出了根据本专利技术的实施例的示例性有序管线和示例性寄存器重命名、 乱序发布/执行管线的框图。图1B是示出了根据本专利技术的实施例的要包括在处理器中的 有序架构核心的示例性实施例和示例性寄存器重命名、乱序发布/执行架构核心二者的框 图。图1A-B中的实线框示出了有序管线和有序核心，而虚线框的可选添加示出了寄存器重 命名、乱序发布本文档来自技高网...

【技术保护点】
一种处理器，用于执行指令以执行以下操作：读取存储在源屏蔽寄存器中的多个屏蔽位，所述屏蔽位与向量寄存器的向量数据元素相关联；以及执行位反转操作以将每个屏蔽位从源屏蔽寄存器复制到目的屏蔽寄存器，其中，所述位反转操作使得来自所述源屏蔽寄存器的位在所述目的屏蔽寄存器内被反转，由此产生原始位布置的对称镜像。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：E·乌尔德艾哈迈德瓦勒，R·瓦伦丁，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US