本发明专利技术提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及在所述沟槽中和所述器件层上形成钝化层。根据本发明专利技术的方法，在保护集成电路芯片的同时缩小了芯片的尺寸，降低了芯片成本。
【技术实现步骤摘要】
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法、电子 目.ο
技术介绍
在半导体制程中，在同一块晶圆上形成有多个芯片(die)。各芯片之间通过纵横交错的划片线(scribe line，也称切割道)区域进行划分。沿着划片线区域对晶圆进行切割以形成单个芯片，然后将这些芯片做成功能各异的半导体封装结构。但是，在将晶圆切割成单个芯片时，有时位于划片线周边的芯片区域会受到机械的冲击，从而造成在分割开的芯片的切割剖面上产生局部的裂纹和碎片。此现象在划片线区域的相交之处尤为明显。并且，在粗糙的芯片边缘处的裂纹又易于扩展至芯片内部，从而导致芯片劣化或失效。此外，在分割开的芯片的侧面会暴露出层间介电层，水分、湿气等可能从此处侵入芯片内部，同样会造成芯片的误操作和破坏。为解决以上问题，现有技术中采用密封环(seal ring)对芯片进行保护。密封环通常形成于晶圆的每一个芯片的划片线和集成电路的周围区域之间。密封环由介电层和金属层交错堆栈构成，且上述金属层利用穿过上述介电层的导电通孔做内部互连。当沿着划片线进行晶圆切割工艺时，密封环可以阻挡上述由晶圆切割工艺造成的从划片线至集成电路的不想要的应力破裂。并且，密封环可以阻挡水气渗透或例如含酸物、含碱物或污染源的扩散的化学损害。图1示出了晶圆100的一部分的示意性剖面图。参考图1，晶圆100上形成有密封环101和集成电路芯片102。密封环101的左侧形成有划片线区域。密封环101在晶圆100上占据了一定量的空间。目前集成电路芯片封装的发展趋势是越来越轻小化，而密封环所占空间较大，将不利于降低芯片的成本。
技术实现思路
针对现有技术的不足，本专利技术提供了一种半导体器件的制造方法，包括:提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及在所述沟槽中和所述器件层上形成钝化层。可选地，所述芯片区域包括焊垫，所述方法进一步包括:在形成所述钝化层之后，刻蚀所述钝化层以暴露所述沟槽底部的所述半导体衬底和所述焊垫。可选地，刻蚀所述钝化层的步骤包括:在所述钝化层上形成干膜层；图案化所述干膜层；以所述干膜层为掩膜刻蚀所述钝化层；以及移除所述干膜层。可选地，所述干膜层为包括光阻层的多层膜结构。可选地，采用干式反应离子刻蚀(DRIE)工艺刻蚀所述器件层和所述半导体衬底的至少一部分。可选地，采用激光刻蚀工艺刻蚀所述器件层和所述半导体衬底的至少一部分。根据本专利技术的另一方面，提供了一种根据上述方法制造的半导体器件。根据本专利技术的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。根据本专利技术提供的半导体器件的制造方法，在晶圆制造工艺中，采用钝化层来取代密封环。在芯片区域的侧墙上形成的钝化层可以起到隔离和保护的作用。在分割集成电路芯片时，钝化层可以阻挡机械应力造成的芯片破裂，并且可以阻挡水气或其他污染源对芯片造成的化学损害。因此，钝化层可以增强集成电路芯片的可靠性。此外，与密封环相比，这种在沟槽中形成钝化层的保护结构所占据的空间较小，因此可以增加单个晶圆上所形成的芯片的数量，从而可以降低芯片成本。为了使本专利技术的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。【附图说明】本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中:图1示出现有技术的晶圆的一部分的示意性剖面图；图2a_2d示出根据本专利技术一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的示意性剖面图；以及图3示出根据本专利技术实施例的半导体器件的制造方法的流程图。【具体实施方式】在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的半导体器件的制造方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。实施例一下面，参照图2a_2d以及图3来描述本专利技术提出的半导体器件的制造方法的详细步骤。图2a-2d示出根据本专利技术一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的示意性剖面图。首先，参考图2a，提供半导体衬底201，所述半导体衬底201上形成有器件层202，其中所述器件层202包括多个芯片区域203，所述芯片区域之间不具有密封环且以划片线区域(未示出)相互隔开。为了简化，图2a-2d仅示出了一个芯片区域203，所述划片线区域位于所述芯片区域203左侧，但本专利技术不限于此。所述半导体衬底201的构成材料可以是以下所提到的材料中的至少一种:娃、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本专利技术的一个实施例中，所述半导体衬底201为单晶5圭衬底。所述芯片区域203中可以包括各种器件结构。所述器件结构可以是由若干个金属-氧化物-半导体场效应晶体管(MOSFETs)以及电容、电阻等其他器件通过合金互联形成的集成电路，也可以是其他集成电路领域内常见的半导体器件，例如双极器件或者功率器件等，这些晶体管、电容和/或电阻等可以通过互连层互连到附加的有源电路，或者可以不通过互连层互连到附加的有源电路。在一个实施例中，所述芯片区域203中包括焊垫204。焊垫204包含导电材料，诸如铝、铝合金、铜、铜合金、或其组合物。所述器件层202可以包括介电层、掺杂层、和/或多晶娃层。所述器件层202的最上方通常形成有一保护层205，用于吸收或释放由衬底的封装产生的热应力或机械应力。可通过诸如化学气相沉积(CVD)的适用的沉积技术形成保护层205。保护层205可以包括一个或多个层，诸如氧化物、未掺杂的硅玻璃(USG)、氮化硅(SiN)、二氧化硅(S12)或氮氧化硅当前第1页1 2 本文档来自技高网...
【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有器件层，其中所述器件层包括多个芯片区域，所述芯片区域之间不具有密封环且以划片线区域相互隔开；刻蚀所述器件层和所述半导体衬底的至少一部分，以在所述划片线区域形成沟槽；以及在所述沟槽中和所述器件层上形成钝化层。
【技术特征摘要】
【专利技术属性】
技术研发人员：江卢山，陈晓军，陈福成，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。