一种半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件的制造方法，包括：提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成有第一隔离；以第一半导体层之上的第二半导体层为有源区形成器件结构；在第一半导体层之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔，以分别形成背栅及连接孔；在栅极两侧、第一隔离与背栅之间的衬底上形成器件结构的第二隔离。本发明专利技术可以通过体衬底实现SOI器件，通过在空腔及刻蚀孔中形成介质层并填充导体层来作为背栅，实现对器件的阈值电压进行调节，工艺简单易行。

【技术实现步骤摘要】

本专利技术属于半导体制造领域，尤其涉及。
技术介绍
随着器件的特征尺寸不断减小，在进入纳米尺度尤其是22nm以下尺寸以后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等，为了克服这些问题，SOI (绝缘体上娃，Si 1 icon-On-1nsulator)技术应运而生。SOI衬底分厚层和薄层S0I，薄层S0I器件的顶层硅的厚度小于栅下最大耗尽层的宽度，当顶层娃的厚度变薄时，器件从部分耗尽(Partially Deplet1n)向全部耗尽(FullyDeplet1n)转变，当顶层??圭小于50nm时，为超薄SOI (Ultra thin S0I,UTS0I), SOI器件全部耗尽，全部耗尽的器件具有较大电流驱动能力、陡直的亚阈值斜率、较小的短沟道、窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用，超薄S0I成为22nm以下尺寸工艺的理想解决方案。然而，目前S0I衬底的造价较高，且提供的S0I衬底的规格较为单一，无法根据器件的需要调整各层的厚度。
技术实现思路
本专利技术的目的在于克服现有技术中的不足，提供，可利用体衬底实现SOI器件且易于形成背栅。为实现上述目的，本专利技术的技术方案为:一种半导体器件的制造方法，包括步骤:提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成有第一隔离；以第一半导体层之上的第二半导体层为有源区形成器件结构；在第一半导体层之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔，以分别形成背栅及连接孔；在栅极两侧、第一隔离与背栅之间的衬底上形成器件结构的第二隔离。可选的，形成第一半导体层和第二半导体层的步骤具体包括:在衬底上形成第一掩膜层，并刻蚀部分厚度的衬底；进行选择性外延生长，形成第一半导体层；去除第一掩膜层；进行外延生长，形成第二半导体层；刻蚀第二半导体层及衬底，以形成第一沟槽；填充第一沟槽，以形成第一隔离。可选的，所述衬底为硅衬底，所述第一半导体层为Gejii x，其中0〈χ〈1，所述第二半导体层为石圭。可选的，通过刻蚀孔腐蚀去除第一半导体层，以形成空腔的步骤具体包括:采用HF、H202、CH3C00H和H20的刻蚀剂进行腐蚀去除第一半导体层，以形成空腔。可选的，在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔的步骤具体包括:采用ALD工艺，在空腔以及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔。可选的，所述介质层为高k介质材料。可选的，在栅极两侧、第一隔离与背栅之间的衬底上形成器件结构的第二隔离的步骤具体包括:刻蚀第一隔离与背栅之间的衬底和部分与衬底相接的背栅及其上的结构，形成第二沟槽；进行第二沟槽的填充，以形成第二隔离。此外，本专利技术还提供了由上述方法形成的半导体器件，包括:半导体衬底；半导体衬底上的空腔以及其上的第二半导体层；衬底上的间隔第二半导体层的第一隔离；第二半导体层上的器件结构；贯穿第二半导体层至空腔的刻蚀孔；在栅极两侧、第一隔离与空腔之间的衬底上的器件结构的第二隔离；其中，所述空腔和刻蚀孔的内表面上形成有介质层，空腔和刻蚀孔内填充有互连的导体层。可选的，所述介质层为高k介质材料。可选的，所述导体层包括形成在刻蚀孔的介质层之上以及填充空腔的第一导体层，以及形成在第一导体层之上的填充刻蚀孔的第二导体层。本专利技术的半导体器件的制造方法，先由第一半导体层大致确定出有源区，并在其上的第二半导体层上形成器件，而后，通过第二半导体层中刻蚀出刻蚀孔来去除第一半导体层，并重新填充介质层和导体层，可以通过体衬底实现SOI器件，第二半导体层的厚度实现沟道的控制，此外，通过在空腔及刻蚀孔中形成介质层并填充导体层来作为背栅，实现对器件的阈值电压进行调节，工艺简单易行，且可通过形成的介质层的厚度和k值的变化进行背栅阈值电压的调节，工艺可控性强。【附图说明】为了更清楚地说明本专利技术实施的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1示出了本专利技术的半导体器件的制造方法的流程图；图2-图14A为根据本专利技术实施例制造半导体器件的各个制造过程中的俯视图及AA向截面结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。参考图1所示，本专利技术提供了一种半导体器件的制造方法，包括:提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成有第一隔离；以第一半导体层之上的第二半导体层为有源区形成器件结构；在第一半导体层之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔，以分别形成背栅及连接孔；在栅极两侧、第一隔离与背栅之间的衬底上形成器件结构的第二隔离。在本专利技术的制造方法中，先由第一半导体层大致确定出有源区，并在其上的第二半导体层上形成器件，而后，通过第二半导体层中刻蚀出刻蚀孔来去除第一半导体层，并在其中重新形成介质材料和导体材料填充，这样，可以通过体衬底来实现绝缘体上硅器件，尤其是ETS0I器件，并可以通过第二半导体层的厚度实现沟道的控制，此外，通过在空腔及刻蚀孔中形成介质层当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括步骤：提供半导体衬底；在部分衬底上形成第一半导体层，在衬底及第一半导体层上形成第二半导体层，衬底上形成有第一隔离；以第一半导体层之上的第二半导体层为有源区形成器件结构；在第一半导体层之上的第二半导体层中形成贯通的刻蚀孔；通过刻蚀孔腐蚀去除第一半导体层，以形成空腔；在空腔及刻蚀孔的内表面上形成介质层，并以导体层填充空腔及刻蚀孔，以分别形成背栅及连接孔；在栅极两侧、第一隔离与背栅之间的衬底上形成器件结构的第二隔离。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐烨锋，闫江，唐兆云，唐波，许静，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11