半导体器件制造方法技术

本发明专利技术公开了种半导体器件制造方法，包括：在下层结构上形成介质层；在介质层中形成暴露下层结构一部分的沟槽和/或孔；在沟槽和/或孔中生长界面层；在所述界面层上沉积绝缘介质层；在所述绝缘介质层上沉积栅电极层；在所述栅电极层上沉积吸氧层。在所述吸氧层上形成金属材质的上层结构。依照本发明专利技术的半导体器件制造方法，采用铝基还原剂与金属前驱物反应形成吸氧层，避免了悬挂效应造成的孔洞形成，提高了金属填充率，同时避免下层结构受损，提高了器件可靠性。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种具有共形台阶覆盖率的吸氧层金属沉积方法。
技术介绍
随着CMOS器件特征尺寸缩小到22纳米技术节点及以下，高k栅介质/金属栅(HK/MG)M0S器件的金属栅叠层结构的材料选择、制备以及等效功函数调节都是技术难点。通常的后栅(gate-last)工艺中，如图1A所示，首先在衬底1中形成基本结构:在衬底上沉积并刻蚀形成假栅极堆叠(未示出)，以假栅极堆叠为掩模轻掺杂注入衬底1形成LDD结构的源漏延伸区1L ;在假栅极堆叠两侧衬底1上形成栅极侧墙2 (可以包括未示出的多重侧墙，氮化硅的第一侧墙层、氧化硅层或空气隙的第二侧墙层，以及氮化硅或类金刚石无定形碳的第三侧墙层);以栅极侧墙2为掩模重掺杂注入形成源漏区1H，优选地在源漏区1H上形成硅化物1S ;在源漏区1H表面上形成氮化硅的接触刻蚀停止层(CESL)3 ;在衬底1上旋涂层间介质层(ILD)4 ;随后刻蚀去除假栅极堆叠，在ILD4中留下栅极沟槽4G。随后如图1B所示，依次沉积填充氧化硅材质的界面层5、高介电常数绝缘材料(HK)的栅极介质层6、金属/金属氮化物材质的盖层或功函数(WF)层7、吸氧层本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，包括：在下层结构上形成介质层；在介质层中形成暴露下层结构一部分的沟槽和/或孔；在沟槽和/或孔中生长界面层；在所述界面层上沉积绝缘介质层；在所述绝缘介质层上沉积栅电极层；在所述栅电极层上沉积吸氧层。在所述吸氧层上形成金属材质的上层结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：项金娟，赵超，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11