半导体集成电路器件和使用它的电子装置的制造方法制造方法及图纸

本公开涉及半导体集成电路器件和使用它的电子装置的制造方法。一种具有与晶体振荡器组合执行振荡的功能的半导体集成电路器件包含：第一阻抗元件，包含与晶体振荡器的一个端子耦合的第一外部端子、与晶体振荡器的另一端子耦合的第二外部端子和当执行振荡时与第一和第二外部端子耦合的第一和第二端子；与反馈阻抗元件的第一端子耦合的第一可变电容电路；和用于设定第一可变电容电路的电容值的配置电路。测量信号被供给到反馈阻抗元件的第二端子，并且，作为其响应，基于在第一端子上产生的观察信号关于测量信号的延迟时间由配置电路设定第一可变电容电路的电容值。

【技术实现步骤摘要】
【专利说明】(对相关申请的交叉引用） 这里，作为参考加入在2014年6月16日提交的日本专利申请No. 2014-123581的 公开的全部内容，包括说明书、附图和摘要。
本专利技术涉及。具体而言，本 专利技术涉及具有与晶体振荡器组合执行振荡的功能的半导体集成电路器件，并且涉及包含安 装在电子基板（以下，也称为基板）中的晶体振荡器以及半导体集成电路器件的电子装置 的制造方法。
技术介绍
例如，在专利文件1和2(日本专利申请公开No. 2000-134036和No. 2003-283249) 中描述了通过使用晶体振荡器执行振荡的技术。专利文件1描述了用于通过使用晶体振荡 器形成用于半导体集成电路器件中的频率调整以在执行振荡时调整振荡频率的可变电容 元件的方法。并且，专利文件2描述了用于在半导体集成电路器件外面设置晶体振荡器且 在半导体集成电路器件内设置多个电容以配置具有晶体振荡器和电容元件的振荡器电路 的方法。
技术实现思路
电子装置包含基板、安装于基板中的晶体振荡器、一个或多个半导体集成电路器 件和安装于基板中的无源元件（电阻元件和/电容元件）。电子装置通过安装于基板中的 这些部件实现预定功能。在这种情况下，为了通过使用晶体振荡器并使用半导体集成电路 器件使电子装置操作，形成时钟信号等。 为了通过使用晶体振荡器使希望频率的时钟信号振荡，需要具有适当的电容值的 电容元件等通过基板上的布线图案与晶体振荡器和半导体集成电路器件耦合。当电容元件 等被安装于基板中时，安装部分的数量增加并因此增加成本。并且，在基板中需要用于安装 电容元件的面积，从而导致基板尺寸的增加。另外，可从基板的布线图案去除电容元件的端 子等。作为结果，可靠性降低。 同时，基板或基板上的布线图案具有寄生电阻和寄生电容。因此，为了使希望频率 的时钟信号振荡，需要通过还考虑寄生电阻和寄生电容设定与晶体振荡器耦合的电容元件 等的值。为了允许通过考虑寄生电阻和寄生电容使希望频率的时钟信号振荡，例如，电子装 置的制造商（以下，也称为电子装置制造商）向晶体振荡器的制造商（以下，称为晶体振荡 器制造商）提供在其中形成布线图案的基板，并且，在晶体振荡器制造商那里获得适当的 电容值等。在这种情况下，在晶体振荡器制造商那里出现工作，从而导致电子装置的生产的 延迟。并且，当电子装置制造商改变基板和/或基板上的布线图案时，寄生电阻和寄生电容 也改变。因此，每当改变基板和/或基板上的布线图案时，也需要改变与晶体振荡器以及与 半导体集成电路器件耦合的电容的值等。换句话说，存在每当改变基板和/或基板上的布 线图案时会在晶体振荡器制造商那里出现工作从而导致电子装置生产的进一步延迟的问 题。 如在专利文件1和2中描述的那样，例如，通过在半导体集成电路器件内放置电容 元件，能够减少安装于基板中的电容元件的数量。作为结果，能够减少成本的增加和安装面 积的增加。并且，能够减少基板上的布线图案与电容元件等的端子之间的连接数量，这也可 防止可靠性下降。 并且，可存在以下情况：使用可变电容电路作为放在半导体集成电路器件内的电 容元件且从半导体集成电路器件外面设定可变电容电路的电容值。以这种方式，能够通过 从半导体集成电路外面改变电容值使希望频率的时钟信号振荡。但是，在这种情况下，晶体 振荡器制造商也应获得适当的电容值等。在这种情况下，晶体振荡器制造商需要通过从半 导体集成电路器件外面改变可变电容电路的电容值来获得适当的电容值。从晶体振荡器制 造商的观点看，需要与不熟悉的半导体集成电路器件一起工作，使得获得适当的电容值的 工作会是明显的负担。作为结果，晶体振荡器制造商的工作所需要的时间会增加，并且，电 子装置的生产会进一步延迟。 专利文件1和2均不知道在晶体振荡器制造商那里施加的工作，S卩，为了获得希望 的频率获得电容值等的工作。并且，它们也不知道由于通过晶体振荡器制造商的过程出现 的延迟。 从本说明书和附图的以下描述，这些和其它目的和优点将变得十分明显。 如下简要描述在本申请中公开的本专利技术的一个典型方面。 S卩，提供一种具有与晶体振荡器组合执行振荡的功能的半导体集成电路器件。半 导体集成电路器件包含与晶体振荡器的一个端子親合的第一外部端子和与晶体振荡器的 另一端子耦合的第二外部端子。这里，半导体集成电路器件包含：具有当执行振荡时与第一 外部端子耦合的第一端子和与第二外部端子耦合的第二端子的反馈阻抗元件；与反馈阻抗 元件的第一端子耦合的第一可变电容电路；和用于设定第一可变电容电路的电容值的配置 电路。半导体集成电路器件向反馈阻抗元件的第二端子供给第一测量信号。响应于第一测 量信号的供给，基于对于在反馈阻抗元件的第一端子上产生的第一观察信号的第一测量信 号的延迟时间，由配置电路设定第一可变电容电路的电容值。 可以考虑通过反馈阻抗元件、第一可变电容电路和与第一外部端子相关的寄生电 容配置延迟电路。当供给作为延迟电路的输入信号第一测量信号时，产生作为第一观察信 号的具有延迟时间的信号。这里，通过配置延迟电路的反馈阻抗元件的阻抗值以及通过电 容电路（包含第一可变电容电路和与第一外部端子相关的寄生电容）的电容值确定延迟时 间。在这种情况下，延迟时间根据与反馈阻抗元件耦合的第一可变电容电路的值，并根据与 第一外部端子相关的寄生电容的值改变，使得可考虑根据寄生电容的值改变延迟时间。因 此，可通过基于延迟时间设定第一可变电容电路的电容值考虑与第一外部端子相关的寄生 电容的值设定第一可变电容电路的电容值。 例如，事先获得并给出希望频率的时钟信号振荡的延迟时间。然后，在电子装置制 造商那里，通过配置电路设定第一可变电容电路的电容值，以使其匹配给出的延迟时间。这 允许电子装置制造商自身向半导体集成电路器件设定适当的电容值。换句话说，不需要向 晶体振荡器制造商提供基板以在晶体振荡器制造商那里获得适当的电容值。作为结果，能 够减少生产的延迟。 在来自半导体集成电路器件观点的实施例中，反馈阻抗元件是反馈电阻元件。测 量电路被放置在半导体集成电路器件中以测量反馈电阻元件的第一端子处的第一信号的 变化与反馈电阻元件的第二端子处的第二信号的变化之间的时间差。这里，时间差与延迟 时间对应。能够通过测量第一端子上的第一信号与第二端子上的第二信号获得延迟时间并 且有利于测量。 并且，在来自电子装置的制造方法的观点的实施例中，提供包含与在基板中形成 的布线图案组合的晶体振荡器，和具有与布线图案组合的第一外部端子和第二外部端子的 半导体集成电路器件的电子装置的制造方法。这里，半导体集成电路器件包含：有当通过使 用晶体振荡器执行振荡时与第一外部端子耦合的第一端子和与第二外部端子耦合的第二 端子的反馈阻抗元件；与反馈电阻元件的第一端子耦合的第一可变电容电路；和用于设定 第一可变电容电路的电容值的配置电路。半导体集成电路器件向反馈阻抗元件的第二端子 供给第一测量信号。然后，响应于第一测量信号的供给，通过配置电路设定第一可变电容电 路的电容值，使得在反馈阻抗元件的第一端子上产生的信号的延迟时间变为预定值。 第一外部端子与在基板中形成的布线图案耦合。因此，寄生电容与第一外部端子 相关。第一可变电容电路的电容值被确定，以能够在本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，具有与具有一对端子的晶体振荡器组合执行振荡的功能，其中，所述半导体集成电路器件包含：第一外部端子，当执行所述振荡时与所述晶体振荡器的所述一对端子中的一个耦合；第二外部端子，当执行所述振荡时与所述晶体振荡器的所述一对端子中的另一个耦合；反馈阻抗元件，包含在执行所述振荡时与所述第一外部端子耦合的第一端子以及与所述第二外部端子耦合的第二端子；第一可变电容电路，与所述反馈阻抗元件的所述第一端子耦合；和配置电路，用于设定所述第一可变电容电路的电容值，其中，第一测量信号被供给到所述反馈阻抗元件的所述第二端子，其中，响应于所述第一测量信号的供给，基于关于在所述反馈阻抗元件的所述第一端子处产生的第一观察信号的所述第一测量信号的延迟时间，由所述配置电路设定所述第一可变电容电路的电容值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小泽治，西冈草志郎，中村誉，阿部信，谷口一哉，谷村政明，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP