SOI体接触器件结构制造技术

一种SOI体接触器件结构，包括：半导体衬底；位于所述半导体衬底上的埋氧化层；位于所述埋氧化层上的半导体层；位于所述半导体层上的栅极；位于所述半导体层的源区和漏区，所述源区和所述漏区分别位于所述栅极两侧下方；位于所述半导体层的体接触区；位于所述半导体层中的二极管，所述二极管的第一极连接所述栅极，所述二极管的第二极连接所述体接触区。所述SOI体接触器件结构中，所述源区、所述漏区和所述栅极对应的MOS场效应晶体管亚阈值摆幅值降低，关态漏电流减小。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种SOI体接触器件结构。
技术介绍
绝缘体上娃(SOI)与常规的体娃衬底(bulk substrate)相比有诸多优点，例如:消除了闩锁效应，减小了器件的短沟道效应，改善了抗辐照能力等等。因此，很多半导体芯片制造商采用SOI衬底来制作M0S场效应晶体管(MOSFET)。SOI M0S场效应晶体管可分为全耗尽SOI M0S场效应晶体管(即FDS0I M0S场效应晶体管)和部分耗尽SOI M0S场效应晶体管(即rosoi M0S场效应晶体管)。S0I技术带来器件和电路性能提高的同时也不可避免地带来了不利的影响，其中最大的问题在于部分耗尽S0I器件的浮体效应(floating body effect)。当器件顶层娃膜的厚度大于最大耗尽层的宽度时，由于结构中埋入氧化层(BOX)的隔离作用，器件开启后一部分没有被耗尽的硅膜将处于电学浮空的状态，这种浮体结构会给器件特性带来显著的影响，称之为浮体效应。浮体效应会引起翘曲(kink)效应、漏击穿电压降低和反常亚阈值斜率等现象，从而影响器件性能。由于浮体效应对器件性能带来不利的影响，如何抑制浮体效应的研究，一直是S0I器件研究的热点。针对浮体效应的解决措施分为两类，一类是采用体接触方式使积累的空穴得到释放，一类是从工艺的角度出发采取源漏工程或衬底工程减轻浮体效应。所谓体接触，就是使埋入氧化层上方、硅膜底部处于电学浮空状态的体区和外部相接触，导致空穴不可能在该区域积累，因此这种结构可以成功地克服部分耗尽SOI M0S场效应晶体管的浮体效应。基于上述体接触方式的原理，人们采取了很多结构来抑制部分耗尽SOI M0S场效应晶体管的浮体效应。其中一种为T型栅103的部分耗尽SOI M0S场效应晶体管如图1所示，包括:半导体衬底(未示出)，其由下至上依次包括硅衬底(未示出)、埋氧化层(未示出)和顶层硅(未全部示出)；位于所述顶层硅上方的T型栅103，其中，T型栅103由垂直相交的两个部分构成，故T型栅103将顶层硅划分为三个部分，所述三个部分分别用于形成位于顶层硅内的源区101、漏区102以及体接触区104，其中，源区101和漏区102的掺杂类型与所述顶层硅的掺杂类型相反，体接触区104的掺杂类型与所述顶层硅的掺杂类型相同。此外，该部分耗尽SOI M0S场效应晶体管的源区101、漏区102、体接触区104以及T型栅103分别通过不同的接触孔被引出。对于上述T型栅的部分耗尽SOI M0S场效应晶体管，因浮体效应积累在顶层硅中的空穴经由接地的体接触区释放掉，从而抑制部分耗尽SOI M0S场效应晶体管的浮体效应。更多有关SOI M0S场效应晶体管的内容可参考公开号为CN103258813A中国专利技术专利申请。降低S0I体接触器件功耗的一种方式是降低亚阈值摆幅(subthreshold swing，简称SS)，亚阈值摆幅=dVg/d(lgId)，单位是mV/dec，其中，Vg为栅源电压，Id为漏极电流。亚阈值摆幅在数值上等于为使漏极电流Id变化一个数量级时所需要的栅源电压增量A Vg,亚阈值摆幅是从Id-Vg曲线上的最大斜率处提取出来的，表示Id-Vg关系曲线的上升率。对传统的MOS场效应晶体管而言，由于器件本身固有的漂移-扩散机制，室温下的亚阈值摆幅具有理论上的最小极限值(60mV/dec)，通常体硅上制作的MOS场效应晶体管的亚阈值摆幅仅为70mV/dec，而SOI上制作的SOI体接触器件结构可以大幅降低亚阈值摆幅。然而，现有SOI体接触器件中，相应MOS场效应晶体管的亚阈值摆幅分两个阶段，如图2中M0S场效应晶体管的转移特性曲线所示，Id-Vg转移特性曲线坐标横轴代表栅源电压Vg，单位为伏特(V)，纵轴表示漏极电流Id，单位为安培(A)，体接触区接地(即Vb =0V)。从图2中看到，在第一个阶段，M0S场效应晶体管的亚阈值摆幅为85.3mV/dec，在第二个阶段，M0S场效应晶体管的亚阈值摆幅为14.lmV/dec (两个阶段的亚阈值摆幅之间以虚线隔开)。同时，现有SOI体接触器件结构中，M0S场效应晶体管的关态漏电流(off-stateleakage current)较大，通常为 0.ΙρΑ/ μπι 左右。为此，需要一种新的S0I体接触器件结构，以使得S0I体接触器件结构中M0S场效应晶体管的亚阈值摆幅能够稳定在一个较小的数值，并且降低M0S场效应晶体管的关态漏电流。
技术实现思路
本专利技术解决的问题是提供一种S0I体接触器件结构，以降低S0I体接触器件中M0S场效应晶体管的亚阈值摆幅，同时还能够降低S0I体接触器件中M0S场效应晶体管的关态漏电流。为解决上述问题，本专利技术提供一种S0I体接触器件结构，所述S0I体接触器件结构包括:半导体衬底；位于所述半导体衬底上的埋氧化层；位于所述埋氧化层上的半导体层；位于所述半导体层上的栅极；位于所述半导体层的源区和漏区，所述源区和所述漏区分别位于所述栅极两侧下方；位于所述半导体层的体接触区；位于所述半导体层中的二极管，所述二极管的第一极连接所述栅极，所述二极管的第二极连接所述体接触区。可选的，所述二极管的击穿电压大于3.63V。可选的，所述栅极的俯视结构为T型结构或者Η型结构。可选的，所述体接触区为Ρ型掺杂区，所述二极管的第一极为Ν极，所述二极管的第二极为Ρ极。可选的，所述体接触区为Ν型掺杂区，所述二极管的第一极为Ρ极，所述二极管的第二极为Ν极。可选的，所述栅极的材料为掺杂多晶硅，所述栅极的掺杂类型与所述体接触区的掺杂类型相反。可选的，所述体接触区连接至接触垫片，所述接触垫片处于非接地状态，也不连接任何电位。可选的，所述栅极位于第一阱区上，所述第一阱区与所述二极管之间具有浅沟槽隔离区。可选的，所述二极管的第二极上具有掩模层，所述掩模层的材料为氧化硅。可选的，所述半导体衬底为硅衬底，所述埋氧化层为氧化硅层，所述半导体层为顶层娃。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的技术方案中，一方面使得体接触区不接地，也不连接任何电位，而处于一种浮空(floating)状态；另一方面，在所述SOI体接触器件结构中设置一个二极管，二极管的第一极连接M0S场效应晶体管的栅极，二极管的第二极连接体接触区，从而使得在Vg (栅源电压)略高于0V时，体接触区和和栅极之间的二极管正偏，漏区端碰撞电离产生的空穴通过体接触区从二极管流走，进而使得SOI中的浮体效应被抑制，相应M0S场效应晶体管的关态漏电流减小(M0S场效应晶体管的关态漏电流减小一个数量级左右)。而当Vg继续增大时，二极管开始反偏，漏区端碰撞电离产生的大量空穴在体接触区积累，且由于此时体接触区处于非接地状态，也不连接任何电位，因此体接触区的电位(电势)瞬间升高，原本存在于SOI体接触器件结构中的寄生三极管(Bipolar，亦称双极型晶体管)立即开启，Id迅速增大，从而使M0S场效应晶体管的具有非常小的亚阈值摆幅。【附图说明】图1是现有S0I体接触器件结构示意图；图2是现有S0I体接触器件结构中M0S场效应晶体管的转移特性曲线示意图；图3是本专利技术实施例所提供的S0I体接触器件结构的俯视结构示意图；图4是本专利技术实施例所提供的S0I体接触器件结本文档来自技高网...

【技术保护点】
一种SOI体接触器件结构，其特征在于，包括：半导体衬底；位于所述半导体衬底上的埋氧化层；位于所述埋氧化层上的半导体层；位于所述半导体层上的栅极；位于所述半导体层的源区和漏区，所述源区和所述漏区分别位于所述栅极两侧下方；位于所述半导体层的体接触区；位于所述半导体层中的二极管，所述二极管的第一极连接所述栅极，所述二极管的第二极连接所述体接触区。

【技术特征摘要】

【专利技术属性】
技术研发人员：宋雷，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31