本发明专利技术涉及一种封装的多路输出转换器(200)，其包括：具有作为接地终端的芯片焊盘(201)和包括电输入终端(203)的多条引线(202)的引线框架；复合第一FET芯片(同步芯片，220)，其源极终端附连到引线框架，并且在其相对的表面上第一漏极终端(221)临近第二漏极终端(222)被设置，该漏极终端分别通过第一(241)和第二(242)金属线夹连接到第一(204)和第二(205)输出引线；第二FET芯片(控制芯片，211)，其竖直地设置在第一漏极终端上并且其源极终端附连到第一线夹上；第三FET芯片(控制芯片，212)，其竖直地设置在第二漏极终端上并且其源极终端附连到第二线夹上；并且第二和第三芯片的漏极终端(213,214)附连到第三金属线夹(260)上，该第三金属线夹(260)连接到输入引线(203)。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及半导体设备和工艺，并且更具体地，涉及具有竖直堆叠的半导体芯片，特别是具有不同的向下终端类型的半导体芯片的多相半桥和多路输出电源开关的结构和制作方法。
技术介绍
在电源电路的普及家族中，电源开关设备(Power Switching Device)用于将一种DC电压转换成另一种DC电压。电源模块(Power Block)特别适于新兴的电源输送要求，该电源模块具有串联连接并且通过共同的开关节点耦合在一起的双功率M0S场效应晶体管(FET);这种组装件(assembly)也称为半桥。当添加调节驱动器和控制器时，该组装件也被称为功率级，或更普遍地，被称为同步降压转换器。在同步降压转换器中，控制FET芯片(也被称为高侧开关)被连接在电源电压VIN和LC输出滤波器之间，而同步FET芯片(也被称为低侧开关)被连接在LC输出滤波器和地电位之间。控制FET芯片和同步FET芯片的栅极被连接到包括用于转换器的驱动器和控制器的电路的半导体芯片；该芯片也被连接到地电位。对于很多目前的电源开关设备，功率M0SFET的芯片以及驱动器和控制器1C的芯片被水平地并排组装为独立组件。每一个芯片通常被附连到金属引线框架的长方形或正方形焊盘上；该焊盘由作为输出终端的引线围绕。在其他电源开关设备中，功率M0SFET芯片以及驱动器和控制器1C被水平地并排组装在单个引线框架焊盘上，该焊盘进而在所有四侧上由用作设备输出终端的引线围绕。引线通常被成形而不具有悬臂延伸(cantileverextens1n)，并且以四方扁平无引线(QFN)封装或小轮廓无引线(Small OutlineNo-Lead, SON)设备的方式被布置。从芯片到引线的电气连接可以由键合线来提供，由于键合线的长度和电阻，其引入显著的寄生电感到电力电路中。在某些最近引进的先进组装件中，线夹(clip)取代很多连接线。这些线夹是宽的并且引入最小的寄生电感。每一个组装件通常被封装在塑料封装中，并且被封装的组件通常作为电源系统的板组装件的分立式构造模块(discrete building block)来使用。在其他最近引进的方案中，控制FET芯片和同步FET芯片被作为堆叠竖直地组装在彼此的顶部上，其中这两种芯片中在物理上具有较大面积的芯片被附连到引线框架焊盘，并且其中线夹提供到开关节点和堆叠顶部的连接。由于考虑到占空比(duty cycle)和传导损耗，不管物理尺寸如何，同步FET芯片需要比控制FET芯片的有效面积更大的有效面积。当同步芯片和控制芯片被组装为源极向下时，较大的(物理尺寸和有效面积)同步芯片被组装到引线框架焊盘上并且较小的(物理尺寸和有效面积)控制芯片的源极被关联到同步芯片的漏极，从而形成开关切点，并且其漏极被关联到输入电源VIN;线夹被连接到两个芯片之间的开关节点。焊盘处于地电位并且用作操作上产生的热的扩散器；堆叠顶部的细长线夹被关联到输入电源VIN。在图1中描绘在最后的段落中描述的典型的转换器，其通常被标记为100。控制MOS场效应晶体管(FET) 110被堆叠在同步M0SFET120之上。该示例模块的控制FET芯片110相对于同步FET芯片120具有更小的面积。QFN金属引线框架具有被指定成为封装件(package)的散热器的长方形扁平焊盘101 ;引线102a和102b沿着焊盘的两个相对侧成直线设置；其他的焊盘侧可以被保持没有引线。FET芯片的堆叠通过被称为源极向下的配置来完成:通过焊料层121将同步FET120的源极焊接到引线框架焊盘101。由焊料层121焊接到同步FET120的漏极上的第一线夹140通过焊料层111附连控制FET110的源极；第一线因此用作转换器的开关节点终端。第二线夹160通过焊料层112被连接到控制FET110的漏极。第二线夹160被附连到引线框架的引线102b，并且因此被连接到输入电源VIN。这种转换器可以在500kHz到1MHz的频率上有效地操作。
技术实现思路
对于很多应用(特别是自动和手持式产品)来说，使用电源开关将是有利的，所述电源开关具有仅一个电源输入而同时提供多路电源输出。这样的多路输出转换器(也被称为多相半桥)可以被扩展为同时工作的多路电源输入和多路电源输出。在目前的技术中，对于每个电压通道用于两路输电压的多相桥需要:一个封装的同步FET、一个封装的控制FET和一个封装的驱动器/控制器，因而，对于双通道来说，总数六个封装的元件连同它们的相应的电路板(PCB)的消耗需要真实的基板(estate)面积。在分析中，申请人发现，如果多路输出电源开关将仅消耗最小的板面积，结合低电阻抗，则它们可以通过许多应用找到广泛的市场。当发现一种通过将同步FET合并到一个硅芯片上以集成第一和第二竖直堆叠(每个均包括在同步η沟道FET的顶部上的控制η沟道FET)使得它们在一个芯片表面上仅具有一个源极终端并且在相对的芯片表面上具有两个或更多相邻的漏极终端的方法时，本专利技术提供从一个输入电压VIN中产生两个或更多输出电压VSM同时仅消耗最小的PCB面积的单个设备。在公开的方法中，每个输出电压Vsw需要一个FET的堆叠，例如，两个Vsw需要两个堆叠。堆叠被完成使得两个堆叠共用电输入并且两个堆叠共用电接地。在被制造成源极在底部上的芯片的示例实施例的每个堆叠中，控制芯片在相应的Vsw线夹上被取向为源极向下，并且共用的同步芯片在共同的引线框架上被取向为源极向下。对于由通过相应的驱动器/控制器芯片调节的占空比确定的每个输出电压，存在独立的Vsw线夹。共用的同步芯片具有附连到共同引线框架上的共同源极，和附连到独立的Vsw线夹的两个独立的漏极。如上所述，从共同的输入电压中导出的两个不同的输出电压的真实值由通过两个驱动器/控制器芯片调节的占空比来确定。在具有漏极被制造在底部上的控制芯片和源极被制造在底部上的同步芯片的另一示例实施例中，控件必须被倒装以便将其组装在堆叠中。在倒装之后，控制源极可以面向安置在同步芯片的漏极上的线夹；额外的线夹部分必须用来接触倒装的芯片的栅极终端。由于集成，具有多路输出电源开关的设备完全避免了 PCB迹线的寄生阻抗。另外，堆叠的功率FET提供接近于理论最大值的热和电效率。该设备允许直接实施到PCB，而不需要首先修改器件封装(footprint)的令人麻烦的事情。【附图说明】图1显示根据现有技术组装的同步降压转换器的横截面图，其中大面积同步FET芯片被附连到引线框架焊盘并且小面积控制FET芯片在其顶部；后者通过细长的线夹被连接到引线。图2根据本专利技术示出具有竖直堆叠的半导体芯片的集成多路输出电源转换器的透视图。图3显示利用以源极向下配置制造的FET的图2的转换器的电路图；虚线轮廓指示集成同步芯片。图4显示利用以漏极向下配置制造的FET的多路-输出电源转换器的模拟电路图；虚线轮廓指示集成控制芯片。图5显示利用以漏极向下配置制造的FET作为控制芯片和以源极向下配置制作的FET作为同步芯片的多路输出电源转换器的电路图；虚线轮廓指示集成芯片。图6至图10B描述组装和封装利用以漏极向下配置制造的FET作为集成控制芯片和以源极向下配置制造的FET作为集成同步芯片的多路输出电源转换器的工序。具体实施例可以从诸如转换和调节的电子功能中本文档来自技高网...
【技术保护点】
一种电子多路输出设备，其包括：包括焊盘和引脚的基底；复合第一芯片，其具有第一和第二晶体管，所述第一和第二晶体管被集成使得这些晶体管的第一终端在一个芯片表面上被合并成共同的终端，并且图案化的第二和第三终端在相对的芯片表面上；所述共同的第一终端被附连到所述基底焊盘，并且所述第二终端通过分立式第一和第二金属线夹连接到相应的基底引脚；具有第三晶体管的第二芯片，所述第三晶体管在一个芯片表面上具有所述第一终端，并且在相对的芯片表面上具有所述第二和第三终端，所述第二芯片的第一终端竖直地附连到所述第一线夹；和具有第四晶体管的第三芯片，所述第四晶体管在一个芯片表面上具有所述第一终端，并且在相对的芯片表面上具有所述第二和第三终端，所述第三芯片的第一终端竖直地附连到所述第二线夹；和所述第二和第三芯片的第二终端通过共同的线夹连接到基底引脚。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M·丹尼森，B·A·卡彭特，O·J·洛佩斯，J·A·赫尔布斯摩，J·诺克尔，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。