半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置及其制造方法，该半导体装置包括：基底，具有主动区及终端区；外延层，设于基底上；多个第一沟槽，设于主动区的外延层中；多个第二沟槽，设于终端区的外延层中；注入阻挡层，形成于第一沟槽与第二沟槽的底部；衬层，具有第二导电型，且沿着第一沟槽与第二沟槽的侧壁顺应性形成；介电材料，填入第一沟槽与第二沟槽，且分别定义多个第一柱及多个第二柱；栅极介电层，设于外延层上；两个浮栅，形成于栅极介电层上；源极区，形成于浮栅之间；层间介电层及接触插塞。由于本发明专利技术的超级结装置使用注入阻挡层以使在终端区的沟槽底部没有高电场，因此可有效消除超级结装置的终端区击穿问题。

【技术实现步骤摘要】

本专利技术是有关于半导体装置，且特别是有关于一种超级结(super junct1n)。
技术介绍
近年来由于对环保产品及绿色科技的提倡，业界对省电电子装置有着大量的需求。为了满足此日益增加的需求，半导体产业对于能源的部分更加地关注。因此，可提供较佳能源效率的超级结金属氧化物半导体场效应晶体管被开发出来。相对于传统平面金属氧化物半导体场效应晶体管结构，超级结金属氧化物半导体场效应晶体管可在不影响装置的电压容差(voltage tolerance)的情况下将导通电阻降至非常低的程度。因此，可得到每单位面积具有低导通电阻的金属氧化物半导体场效应晶体管。典型的超级结金属氧化物半导体场效应晶体管装置包括两个区域:主动区(或称为晶胞区(cell reg1n))及终端区(terminat1n reg1n)。此超级结金属氧化物半导体场效应晶体管装置的终端区是设计用来维持(sustain)装置的横向(transverse)电压。当此终端区所维持的电压较小时，在装置的垂直及水平方向会产生极大的电场。故此装置的终端区容易击穿。因此，业界亟须一种改良的超级结金属氧化物半导体场效应晶体管装置。
技术实现思路
本专利技术的主要目的是:提供一种，以解决上述装置的终端区容易击穿的问题。本专利技术提供一种半导体装置，包括:基底，具有第一导电型，且具有主动区及终端区(terminat1n reg1n);外延层,设于基底上且具有第一导电型；多个第一沟槽,设于主动区的外延层中；多个第二沟槽，设于终端区的外延层中；注入阻挡层，形成于第一沟槽与第二沟槽的底部；衬层，具有第二导电型，且沿着第一沟槽与第二沟槽的侧壁顺应性形成，其中第一导电型与第二导电型相异；介电材料，填入第一沟槽与第二沟槽，且分别定义多个第一柱及多个第二柱；栅极介电层，设于外延层上；两个浮栅(floating gate),形成于栅极介电层上，且设于距离终端区最远的第一柱的相对应的两侧上；源极区，形成于浮栅之间；层间介电层，覆盖栅极介电层与浮栅；及接触插塞，形成于源极区上且穿过层间介电层。本专利技术还提供一种半导体装置的制造方法，包括:提供基底，具有第一导电型，其中基底具有主动区及终端区(terminat1n reg1n);形成外延层于基底上,外延层具有第一导电型；形成多个第一沟槽于主动区的外延层中；形成多个第二沟槽于终端区的外延层中；形成注入阻挡层于第一沟槽与第二沟槽的底部；顺应性形成衬层于第一沟槽与第二沟槽的侧壁；将第二导电型掺杂剂注入衬层，其中第一导电型与第二导电型相异，且注入阻挡层阻挡掺杂剂，防止掺杂剂进入第一沟槽与第二沟槽的底部；将介电材料填入第一沟槽与第二沟槽以分别形成多个第一柱及多个第二柱；形成栅极介电层于外延层上；形成两个浮栅(floating gate)于栅极介电层上，且上述两个浮栅设于距离终端区最远的第一柱的相对应的两侧上；形成源极区于浮栅之间；形成层间介电层覆盖栅极介电层与浮栅；及形成接触插塞于源极区上且穿过层间介电层。本专利技术使用注入阻挡层以防止超级结装置的终端区因衬层中的注入掺杂剂扩散进入第二沟槽的底部而导致电压损失，借此可减少传统超级结装置常产生的位于终端区的沟槽底部的电场。由于本专利技术的超级结装置在终端区的沟槽底部没有高电场，因此可有效消除超级结装置的终端区击穿问题。为让本专利技术的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图示，作详细说明如下。【附图说明】图1?3、4A?4D’、5?13是本专利技术实施例的超级结半导体装置在其制造方法中各阶段的剖面图。符号说明:100 基底；10a 主动区；10b 终端区；102 外延层；104 第一沟槽；106 第二沟槽；108注入阻挡层；108A第一氧化物层；108B氮化物层；108C第二氧化物层；108’注入阻挡层；108A’第一氧化物层；108B’氮化物层；108C’第二氧化物层；110 衬层；112 第一柱；114 第二柱；116栅极介电层；118 浮栅；120 浮栅；122 源极区；124层间介电层；124a 接触开口 ；126接触插塞；210 掩膜层；300注入工艺；a 距离；b 距离；c 距离；d 距离；e 距离。【具体实施方式】以下针对本专利技术的半导体装置作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本专利技术的不同样态。以下所述特定的器件及排列方式尽为简单描述本专利技术。当然，这些仅用以举例而非本专利技术的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。必须了解的是，所特别描述或图示的器件可以此技术人士所熟知的各种形式存在。此外，当某层在其它层或基板“上”时，有可能是指“直接”在其它层或基板上，或指某层在其它层或基板上，或指其它层或基板之间夹设其它层。图1-13是本专利技术实施例的超级结半导体装置在其制造方法中各阶段的剖面图。参见图1，提供具有第一导电型的基底100。此基底100具有主动区10a及邻近主动区10a的终端区100b (terminat1n reg1n)。此基底100可为主体娃基底、绝缘层上覆硅基底、或其它相似的基底。此外，基底100亦可为其它适合的基底，例如多层基底、梯度基底、混合定向基底或其它相似的基底。在一些实施例中，基底100的第一导电型可为P型，例如基底100可为硼掺杂的基底。在其它实施例中，基底100的第一导电型可为N型，例如基底100可为磷或砷掺杂的基底。基底100亦可为其它任何适合的基底。在一实施例中，基底100为重掺杂N型(N+)基底。参见图2，形成具有第一导电型的外延层102于基底100上。基底100的掺杂浓度大于外延层102的掺杂浓度。例如，当第一导电型为N型时，基底100可为重掺杂N型(N+)基底，而外延层102可为轻掺杂N型(N-)外延层。根据装置的尺寸，外延层102可通过外延生长形成至约Iym至约100 μ m的厚度。于外延层102之后，于外延层102中形成多个沟槽。参见图3，于主动区10a的外延层102中形成多个第一沟槽104，而于终端区10b的外延层102中形成多个第二沟槽106。此第一沟槽104与第二沟槽106可通过光刻与蚀刻制造工艺形成。在一些实施例中，第一沟槽104与第二沟槽106之间的距离可在主动区10a至终端区10b的方向上改变。例如，第一沟槽104与第二沟槽106之间的距离可由主动区10a增加至终端区100b。详细而言，距离a比距离b小,距离b比距离c小,距离c比距离d小,且距离d比距离e小。然而，在其它实施例中，第一沟槽104与第二沟槽106之间的距离可相同。于形成此第一沟槽104与第二沟槽106之后，形成注入阻挡层于第一沟槽104与第二沟槽106中。图4A-4D绘示本专利技术实施例的注入阻挡层108的制造方法。参见图4A，第一氧化物层108A、氮化物层108B及第二氧化物层108C依序顺应性形成于外延层102上。此第一氧化物层108A、氮化物层1本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：一基底，具有一第一导电型，且具有一主动区及一终端区；一外延层，设于该基底上且具有该第一导电型；多个第一沟槽，设于该主动区的该外延层中；多个第二沟槽，设于该终端区的该外延层中；一注入阻挡层，形成于所述第一沟槽与所述第二沟槽的底部；一衬层，具有一第二导电型，且沿着所述第一沟槽与所述第二沟槽的侧壁顺应性形成，其中该第一导电型与该第二导电型相异；一介电材料，填入所述第一沟槽与所述第二沟槽，且分别定义多个第一柱及多个第二柱；一栅极介电层，设于该外延层上；两个浮栅，形成于该栅极介电层上，且设于距离该终端区最远的第一柱的相对应的两侧上；一源极区，形成于所述浮栅之间；一层间介电层，覆盖该栅极介电层与所述浮栅；及一接触插塞，形成于该源极区上且穿过该层间介电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：拉胡尔·库马，马洛宜·库马，许健，杨绍明，施路迪，李家豪，杜尚晖，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71