一种新型功率器件结构制造技术

本发明专利技术提出了一种新的SOI LDMOS器件结构，该结构包括半导体衬底层，介质埋层，顶层硅以及场氧层。其中介质埋层采用低K介质材料，顶层硅中漂移区采用分区梯级掺杂，漂移区上表面淀积场氧层，器件栅、漏级采用场板技术。

【技术实现步骤摘要】

本专利技术涉及功率器件领域，尤其涉及绝缘体上硅横向双扩散金化物属氧半导体场效应管结构。
技术介绍
SOI(SilicomOnInsulator)高压集成电路(HighVoltageIntergratedCircuit，HVIC)因其隔离性能好、速度快、低功耗、抗辐照和便于高低压工艺集成等优点，已成为功率集成电路的重要发展方向。作为SOIHVIC的核心器件之一，横向双扩散金属氧化物半导体场效应管（LDMOS,LateralDouble-diffusedMOSFET）得到国际上众多学者的研究。击穿电压是衡量SOI高压器件性能的重要参数，SOI器件的耐压由横向耐压和纵向耐压共同决定，取二者之中的较小值，因而对其耐压的优化设计也可以从横向和纵向两方面入手。
技术实现思路
本专利技术提供绝缘体上硅横向双扩散金化物属氧半导体场效应管（SOILDMOS）结构，从横向和纵向两个方面提高器件的耐压。本专利技术提供了SOILDMOS结构，该结构包括半导体衬底层，介质埋层，顶层硅以及场氧层。其中介质埋层采用低K介质材料，顶层硅中漂移区采用梯级掺杂，漂移区上表面淀积场氧层，器件栅、漏级采用场板技术。可选的，埋氧层采用低K介质材料。可选的，漂移区采用分区梯级掺杂。可选的，漂移区上方再淀积一层场氧层，使得顶层硅两侧的氧化物厚度接近一致。可选的，和器件的栅级、漏极相接触的金属子区域分别为栅级场板和漏极场板。附图说明图1是本专利技术实施例中N型LDMOS器件结构示意图。具体实施方式图1是本专利技术实施例中LDMOS器件结构示意图。该结构中，埋氧层12采用低K介质材料，SOI器件的纵向耐压为：VBV=0.5EStS+E1t1（1），其中ES，E1为顶层硅和埋层的电场；tS，t1为顶层硅和埋层的厚度。在顶层硅与介质埋层的界面，高斯定理为1E1=sES+qin（2），式中s，1界面处顶层硅和埋层介电常数，in为界面电荷。由式（1），（2）可见，采用低介电常数的介质埋层，可以增大器件的纵向耐压。所述SOILDMOS器件结构中，5、6、8是漂移区的三个分区，漂移区采用分区梯级掺杂，其掺杂浓度从近源端到近漏端逐渐增加，即D5<D6<D8,这样使得漂移区近似线性变掺杂，以使表面电场分布更加均匀，使得器件的横向耐压提高。所述SOILDMOS器件结构中，顶层硅上淀积的场氧层7厚度近似等于埋层12的厚度，顶层硅上、下侧形成对称结构。提高器件的纵向耐压。所述SOILDMOS器件结构中，和器件的栅级、漏极相接触的金属子区域4、9分别为栅级场板和漏极场板。场板技术的采用降低了PN结的电场峰值，使得表面器件的电场更加均匀，提高了器件的纵向耐压。上述实施例仅列示性说明本专利技术的原理及功效，而非用于限制本专利技术。本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
一种新的绝缘体上硅横向双扩散金属氧化物半导体场效应管（SOI LDMOS）结构，包括埋氧层，漂移区以及位于漂移区上表面的场氧层，其特征在于，埋氧层采用低K介质材料，漂移区采用梯级掺杂，场氧层的厚度于埋氧层厚度近似。

【技术特征摘要】
1.一种新的绝缘体上硅横向双扩散金属氧化物半导体场效应管（SOILDMOS）结构，包括埋氧层，漂移区以及位于漂移区上表面的场氧层，其特征在于，埋氧层采用低K介质材料，漂移区采用梯级掺杂，场氧层的厚度于埋氧层厚度近似。
2.如权利要求1所述的绝缘体上硅横向双扩散金属氧化物半导体场效应管（SOILDMOS）结构，其特征在于埋氧层采用低K介质材料。
3.如权利要求1所述的绝缘体上硅横向双扩散金属氧化物半导体场效应...

【专利技术属性】
技术研发人员：徐帆，花银东，蒋乐乐，
申请(专利权)人：上海北京大学微电子研究院，
类型：发明
国别省市：上海;31