3D堆叠芯片封装件制造技术
【技术实现步骤摘要】
优先权请求和交叉参考本申请要求于2014年4月30日提交的标题为“3D衬底上晶圆上芯片”的美国临时申请第61/986,653号的优先权，该申请结合于此作为参考。
本专利技术涉及3D堆叠芯片封装件。
技术介绍
由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度中的持续改进，半导体产业已经经历了快速发展。大多数情况下，集成密度中的这种改进来自于最小部件尺寸的重复减小(例如，朝着亚20nm节点缩小半导体工艺节点)，其允许更多的组件集成至给定面积内。随着最近对小型化、更高的速度和更大的带宽、以及更低的功率消耗和延迟的需求已经增长，增加了对半导体管芯的更小和更有创造性的封装技术的需要。随着半导体技术进一步发展，堆叠的半导体器件例如3D集成电路(3DIC)已经作为有效替代出现，以进一步降低半导体器件的物理尺寸。在堆叠的半导体器件中，在不同的半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多个半导体晶圆可以安装在彼此的顶部以进一步降低半导体器件的波形因数。可以通过合适的接合技术将两个半导体晶圆或管芯接合在一起。通常使用的接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃粉接合、粘合剂接合、热压缩接合、反应接合等。可以在堆叠的半导体晶圆之间提供电连接。堆叠的半导体器件可以提供具有更小的波形因数的更高的密度并且实现增加的性能和更低的功率消...
【技术保护点】
一种封装件，包括：第一管芯，具有在第一衬底的第一侧上设置的第一再分布层(RDL)；第二管芯，具有在第二衬底的第一侧上设置的第二RDL，所述第一RDL接合至所述第二RDL；第三管芯，具有在第三衬底的第一侧上设置的第三RDL，所述第三管芯安装在所述第二管芯上方，所述第二管芯设置在所述第一管芯和所述第三管芯之间；第一通孔，延伸穿过所述第二衬底并且与所述第二衬底电隔离，每个所述第一通孔均接触所述第一RDL或所述第二RDL中的导电元件；以及第二通孔，延伸穿过所述第三衬底并且与所述第三衬底电隔离，每个所述第二通孔均接触所述第三RDL中的导电元件或所述第一通孔中的一个。
【技术特征摘要】
2014.04.30 US 61/986,653;2014.08.19 US 14/462,7911.一种封装件，包括：
第一管芯，具有在第一衬底的第一侧上设置的第一再分布层(RDL)；
第二管芯，具有在第二衬底的第一侧上设置的第二RDL，所述第一RDL
接合至所述第二RDL；
第三管芯，具有在第三衬底的第一侧上设置的第三RDL，所述第三管
芯安装在所述第二管芯上方，所述第二管芯设置在所述第一管芯和所述第
三管芯之间；
第一通孔，延伸穿过所述第二衬底并且与所述第二衬底电隔离，每个
所述第一通孔均接触所述第一RDL或所述第二RDL中的导电元件；以及
第二通孔，延伸穿过所述第三衬底并且与所述第三衬底电隔离，每个
所述第二通孔均接触所述第三RDL中的导电元件或所述第一通孔中的一
个。
2.根据权利要求1所述的封装件，其中，所述第一RDL直接接合至
所述第二RDL。
3.根据权利要求1所述的封装件，还包括：
第一间隔件，插入在所述第二衬底和一个或多个所述第一通孔之间并
且每个所述第一间隔件均延伸穿过所述第二衬底；以及
第二间隔件，插入在所述第三衬底和一个或多个所述第二通孔之间并
且每个所述第二间隔件均延伸穿过所述第三衬底。
4.根据权利要求1所述的封装件，还包括：
第一模塑料，围绕所述第二管芯设置；
其中，所述第一通孔中的至少一个从所述第一模塑料的顶面延伸穿过
所述模塑料的底面到达所述第一RDL内。
5.根据权利要求4所述的封装件，还包括：
第二模塑料，围绕所述第三管芯设置并且位于所述第一模塑料的上方；
其中，所述第二通孔中的至少一个从所述第二模塑料的顶面延伸至所
述第一RDL。
6.根据权利要求5所述的封装件，其中，所述第一通孔中的至少第一
个具有横向延伸超过所述第二管芯的边缘的位于所述第一模塑料中的顶
部。
7.根据权利要求6所述的封装件，其中，所述第二通孔中的一个延伸
穿过与所述第三管芯邻近的所述第二模塑料并且接触所述第一通孔中的第
一个的顶部。
8.根据权利要求1所述的封装件，其中，所述第一通孔中的第一个与
所述第一RDL中的导电元件和所述第二RDL中的导电元件接触，并且其
中，所述第一...
【专利技术属性】
技术研发人员：余振华，陈明发，吕文森，邱文智，蔡文景，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。