堆叠芯片SPAD图像传感器制造技术

本申请案涉及一种堆叠芯片SPAD图像传感器。实例成像传感器系统包含形成于第一晶片的第一半导体层中的单光子雪崩二极管SPAD成像阵列。所述SPAD成像阵列包含N数目个像素，每一像素包含形成于所述第一半导体层的前侧中的SPAD区域。所述第一晶片在所述第一晶片的第一互连层与第二晶片的第二互连层之间的接合界面处接合到所述第二晶片。N数目个数字计数器形成于所述第二晶片的第二半导体层中。所述数字计数器中的每一者经配置以对由相应SPAD区域产生的输出脉冲进行计数。

【技术实现步骤摘要】
堆叠芯片SPAD图像传感器
此申请案涉及图像传感器，更明确地说涉及单光子雪崩二极管图像传感器。
技术介绍
图像传感器已变得普遍存在。其广泛地用于数码静态相机、蜂窝式电话、安全摄像机以及医疗、汽车及其它应用中。用于制造图像传感器的技术一直持续快速地发展。举例来说，对较高分辨率及较低电力消耗的需求已促进了这些图像传感器的进一步小型化及集成。可在图像传感器中或在光检测器中使用的一种类型的光电检测器是单光子雪崩二极管(SPAD)。SPAD(还称为盖革(Geiger)模式雪崩光电二极管(G-APD))是能够检测低强度信号(例如，与单个光子一样低)的固态光电检测器。SPAD成像传感器是由制作于硅衬底上的SPAD区域的阵列组成的半导体光敏装置。所述SPAD区域在由光子撞击时产生输出脉冲。所述SPAD区域具有高于崩溃电压而反向偏置的p-n结，使得单个光生载流子可触发致使光子检测单元的输出处的电流迅速地达到其最终值的雪崩倍增过程。此雪崩电流继续直到使用淬火元件通过减小偏置电压来淬火雪崩过程为止。由图像传感器接收的光子信号的强度是通过计数这些输出脉冲在一时间窗内的数目而获得。因此，成像传感器的读出电路中可包含一或多个计数器。然而，常规SPAD成像传感器具有有限填充因子，这是因为计数器占据了半导体衬底上的宝贵空间。此外，在传统CMOS工艺中形成SPAD导致在SPAD性能与晶体管性能之间不得不做出不期望折衷。
技术实现思路
本申请案揭示一种成像传感器系统，其包括：第一晶片的第一半导体层；单光子雪崩二极管(SPAD)成像阵列，其形成于所述第一半导体层中，其中所述SPAD成像阵列包含N数目个像素，每一像素包含形成于所述第一半导体层的前侧中的SPAD区域，且其中每一SPAD区域经配置以接收来自所述第一半导体层的背侧的光子；第一互连层，其安置于所述第一半导体层的所述前侧上；第二晶片的第二半导体层；第二互连层，其安置于所述第二半导体层上，其中所述第一晶片在所述第一互连层与所述第二互连层之间的接合界面处接合到所述第二晶片；及多个数字计数器，其形成于所述第二半导体层中且借助于所述第一互连层及所述第二互连层电耦合到所述SPAD成像阵列，其中所述多个数字计数器包含至少N数目个数字计数器，其中所述N数目个数字计数器中的每一者经配置以对由相应SPAD区域产生的输出脉冲进行计数。本申请案进一步揭示一种集成电路系统，其包括：第一晶片，其具有多个第一裸片，每一第一裸片包含：单光子雪崩光电二极管(SPAD)成像阵列，其形成于第一半导体层中，其中所述SPAD成像阵列包含N数目个像素，每一像素包含形成于所述第一半导体层的前侧中的SPAD区域，且其中每一SPAD区域经配置以接收来自所述第一半导体层的背侧的光子；及第一互连层，其安置于所述第一半导体层的所述前侧上；及第二晶片，其具有多个第二裸片，每一第二裸片包含：第二互连层，其安置于第二半导体层上，其中所述第一晶片在所述第一互连层与所述第二互连层之间的接合界面处接合到所述第二晶片；及多个数字计数器，其形成于所述第二半导体层中且借助于所述第一互连层及所述第二互连层电耦合到所述SPAD成像阵列，其中所述多个数字计数器包含至少N数目个数字计数器，其中所述N数目个数字计数器中的每一者经配置以对由相应SPAD区域产生的输出脉冲进行计数。附图说明参考以下各图描述本专利技术的非限制性及非穷尽性实施例，其中除非另有说明，否则贯穿各个视图，相似元件符号是指相似部件。图1是根据本专利技术的实施例的具有集成电路裸片的堆叠半导体晶片的分解图。图2A是根据本专利技术的实施例的图解说明在顶部芯片中具有实例无源淬火电路的堆叠芯片单光子雪崩二极管(SPAD)图像传感器的电路图。图2B是根据本专利技术的实施例的图解说明在底部芯片中具有实例无源淬火电路的堆叠芯片SPAD图像传感器的电路图。图2C是根据本专利技术的实施例的图解说明在底部芯片中具有有源淬火电路的堆叠芯片SPAD图像传感器的电路图。图3A是根据本专利技术的实施例的具有堆叠装置晶片的集成电路系统的横截面图。图3B是根据本专利技术的实施例的具有三个堆叠装置晶片的集成电路系统的横截面图。图4是根据本专利技术的实施例的展示具有微透镜的SPAD成像阵列的进一步细节的集成电路系统的横截面图。图5是根据本专利技术的实施例的展示具有滤色器层及微透镜的SPAD成像阵列的进一步细节的集成电路系统的横截面图。图6是根据本专利技术的实施例的图解说明SPAD成像传感器的实施例的功能框图。具体实施方式本文中描述堆叠芯片SPAD图像传感器的实施例。在以下说明中，陈述众多特定细节以提供对实施例的透彻理解。然而，所属领域的技术人员将认识到，可在不具有所述特定细节中的一或多者的情况下或者借助其它方法、组件、材料等来实践本文中所描述的技术。在其它例子中，未详细展示或描述众所周知的结构、材料或操作以避免使某些方面模糊。本说明书通篇中所提及的“一个实施例”或“一实施例”意味着结合所述实施例一起所描述的特定特征、结构或特性包含于本专利技术的至少一个实施例中。因此，在本说明书通篇中的各个地方中出现的短语“在一个实施例中”或“在一实施例中”未必全部是指相同实施例。此外，特定特征、结构或特性可以任何适合方式组合于一或多个实施例中。参考正描述的图的定向使用例如“顶部”、“底部”、“上方”、“下方”等方向性术语。图1是根据本专利技术的实施例的将接合在一起以形成集成电路系统102的堆叠装置晶片100及100′的分解图。装置晶片100及100′可包含硅、砷化镓或其它半导体材料。在所图解说明的实例中，装置晶片100包含半导体裸片111到119，而装置晶片100′包含对应半导体裸片(图1中所遮蔽的视图)。如下文将较详细论述，在一些实施例中，装置晶片100的每一裸片111到119可包含单光子雪崩二极管(SPAD)的阵列，而装置晶片100′的每一对应裸片包含数字计数器及相关联的读出电子器件的阵列。数字计数器在底部装置晶片100′上的放置允许顶部装置晶片100上的SPAD阵列中的极高填充因子。此外，由于装置晶片100与装置晶片100′单独地形成，因此可利用定制制作工艺来优化SPAD阵列在装置晶片100上的形成，而在于装置晶片100′上形成CMOS电路时可保持传统CMOS工艺。图2A是图解说明在顶部芯片中具有无源淬火电路的堆叠芯片单光子雪崩二极管(SPAD)图像传感器的电路图。图2A中所图解说明的像素电路(例如，PIXEL1、PIXEL2等)是用于实施具有成像阵列(例如成像阵列605)的每一像素的一种可能像素电路架构，下文将较详细论述此。在图2A中，像素PIXEL1到PIXELN布置成单个行。然而，在其它实施例中，成像阵列的像素可布置成单个列或布置成列与行的二维阵列。像素的每一所图解说明实例包含安置于堆叠芯片系统的顶部芯片上的单光子雪崩二极管(SPAD)及无源淬火元件(例如，电阻器R1到RN)。如所展示，存在N数目个SPAD、N数目个无源淬火元件及N数目个数字计数器(例如，数字计数器1到N)。所述数字计数器安置于堆叠芯片系统的底部芯片上且经电耦合以响应于所接收光子而接收由相应SPAD产生的输出脉冲202。所述数字计数器可经启用以对输出脉冲202在一时间窗期间的数目进行计数且输出表示所述计数的数本文档来自技高网...

【技术保护点】
一种成像传感器系统，其包括：第一晶片的第一半导体层；单光子雪崩二极管SPAD成像阵列，其形成于所述第一半导体层中，其中所述SPAD成像阵列包含N数目个像素，每一像素包含形成于所述第一半导体层的前侧中的SPAD区域，且其中每一SPAD区域经配置以接收来自所述第一半导体层的背侧的光子；第一互连层，其安置于所述第一半导体层的所述前侧上；第二晶片的第二半导体层；第二互连层，其安置于所述第二半导体层上，其中所述第一晶片在所述第一互连层与所述第二互连层之间的接合界面处接合到所述第二晶片；及多个数字计数器，其形成于所述第二半导体层中且借助于所述第一互连层及所述第二互连层电耦合到所述SPAD成像阵列，其中所述多个数字计数器包含至少N数目个数字计数器，其中所述N数目个数字计数器中的每一者经配置以对由相应SPAD区域产生的输出脉冲进行计数。

【技术特征摘要】
2013.10.28 US 14/065,2751.一种成像传感器系统，其包括：第一晶片的第一半导体层；单光子雪崩二极管SPAD成像阵列，其形成于所述第一半导体层中，其中所述SPAD成像阵列包含N数目个像素，每一像素包含形成于所述第一半导体层的前侧中的SPAD区域，且其中每一SPAD区域经配置以接收来自所述第一半导体层的背侧的光子；滤色器层，其安置于所述第一半导体层的所述背侧上；第一互连层，其安置于所述第一半导体层的所述前侧上；第二晶片的第二半导体层；第二互连层，其安置于所述第二半导体层上，其中所述第一晶片在所述第一互连层与所述第二互连层之间的接合界面处接合到所述第二晶片；及多个数字计数器，其形成于所述第二半导体层中且借助于所述第一互连层及所述第二互连层电耦合到所述SPAD成像阵列，其中所述多个数字计数器包含至少N数目个数字计数器，其中所述N数目个数字计数器中的每一者经配置以对由相应SPAD区域产生的输出脉冲进行计数。2.根据权利要求1所述的成像传感器系统，其中所述第一互连层包括至少N数目个通孔，其中所述N数目个通孔中的每一者耦合到所述SPAD成像阵列的相应像素以在所述接合界面处将所述输出脉冲传送到所述第二互连层。3.根据权利要求2所述的成像传感器系统，其中所述通孔是微穿硅通孔μTSV。4.根据权利要求1所述的成像传感器系统，其进一步包括至少N数目个淬火元件，其中所述淬火元件中的每一者经耦合以通过降低偏置电压而淬火相应SPAD区域的雪崩。5.根据权利要求4所述的成像传感器系统，其中每一淬火元件是包括形成于所述第一半导体层中的电阻器的无源淬火元件。6.根据权利要求4所述的成像传感器系统，其中每一淬火元件是包括形成于所述第二半导体层中的电阻器的无源淬火元件。7.根据权利要求4所述的成像传感器系统，其中每一淬火元件是形成于所述第二半导体层中的有源淬火元件。8.根据权利要求1所述的成像传感器系统，其进一步包括形成于所述第二半导体层中且经耦合以存储所述多个数字计数器的输出的随机存取存储器。9.根据权利要求1所述的成像传感器系统，其中所述第一互连层包含第一氧化物，所述第二互连层包含第二氧化物，且其中所述接合界面包含所述第一氧化物与所述第二氧化物之间的界面。10.根据权利要求1所述的成像传感器系统，其进一步包括至少N数目个微透镜，其中每一微透镜经安置以穿过所述滤色器层将入射光子引导到相应SPAD区域。11.根据权利要求1所述的成像传感器系统，其进一步包括控制电路，所述控制电路经耦合以同时启用所述N数目个数字计数器中的每一者以便在图像获取期间实施全局快门操作。12.根据权利要求1所述的成像传感器系统，其进一步包括接合到所述第二晶片的第三晶片的第三半导体层，其中所述第三半导体包含经耦合以存储由所述N数目个数字计数器产生的图像数据的随机...

【专利技术属性】
技术研发人员：艾瑞克·A·G·韦伯斯特，代铁军，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：美国;US