集成电路封装体及其形成方法技术

本发明专利技术涉及一种集成电路封装体及其形成方法。根据本发明专利技术一实施例的集成电路封装体包括：芯片；芯片座，经配置以承载芯片；信号引脚，设置于芯片座外围且经配置以与芯片电连接；接地引脚，设置于芯片座外围且经配置以接地；绝缘壳体，其遮蔽芯片、芯片座、信号引脚、以及接地引脚；屏蔽金属层，其覆盖在绝缘壳体上方；以及屏蔽导电柱，设置于接地引脚上方并位于绝缘壳体内，屏蔽导电柱的上端经配置以与屏蔽金属层电连接，屏蔽导电柱的下端经配置以与接地引脚电连接。根据本发明专利技术实施例的集成电路封装体及其形成方法可以简化制造工艺、降低制造成本。

【技术实现步骤摘要】

本申请涉及一种集成电路封装体及形成该集成电路封装体的方法。
技术介绍
因越来越多的无线通信装置被高度集成在一有限面积的手机中，使得原本较不受重视、且采用低成本的导线框架加工的射频组件如:射频功率放大器(RF PowerAmplifier，RF PA)、低噪声功率放大器(Low Noise Amplifier, LNA)、天线开关(AntennaSwitch)等面临的电磁场干扰问题也越来越多。在公开号为CN102479767A的专利申请中，利用先设计好的高低配置好的导线框架将信号(Signal)与地(GND)分开。在这种技术中，信号引脚与导线框架的外缘平齐，而接地引脚内缩于导线框架的外缘内。为了使位于芯片外围的屏蔽金属层能够与接地引脚电连接形成电磁场屏蔽，需要使接地引脚具有高于信号引脚的部分，利用半切(hall-cut)方式切到高于信号引脚的接地引脚(GND引脚)露出后，即停止切割，之后完成金属涂层，如此完成电磁场屏蔽。在CN102479767A的专利申请中，在将各导线框单元分割时，如果利用一次性切下去的简单的全切(full-cut)方式，除接地引脚外，信号引脚也将露出。那么，在完成金属涂层时，将错误地使信号引脚之间短路，这是不允许的。但是，这种半切的方式相较于全切工艺复杂，不易控制。因此，现有的具有电磁场屏蔽功能的集成电路封装体及其制作方法仍需进一步改进。
技术实现思路
本专利技术的目的之一在于提供集成电路封装体及形成该集成电路封装体的方法，其可以简单的切割工艺获得具有电磁场屏蔽功能的集成电路封装体。本专利技术的一实施例提供了一集成电路封装体，其包括:芯片；芯片座，经配置以承载该芯片；信号引脚，设置于该芯片座外围且经配置以与该芯片电连接；接地引脚，设置于该芯片座外围且经配置以接地；绝缘壳体，其遮蔽该芯片、该芯片座、该信号引脚、以及该接地引脚；屏蔽金属层，其覆盖在该绝缘壳体上方；以及屏蔽导电柱，设置于该接地引脚上方并位于该绝缘壳体内，该屏蔽导电柱的上端经配置以与该屏蔽金属层电连接，该屏蔽导电柱的下端经配置以与该接地引脚电连接。本专利技术的另一实施例提供了一形成集成电路封装体的方法，其包括:将芯片固定于芯片座上；用引线连接该芯片与信号引脚；注塑而形成绝缘壳体，该绝缘壳体遮蔽该芯片、该芯片座、该信号引脚、该芯片与该信号引脚之间的该引线、及接地引脚；在该绝缘壳体中自上而下形成位于该接地引脚上方的填充孔；在该填充孔中填充导电材料以形成屏蔽导电柱，该屏蔽导电柱的下端经配置以与该接地引脚电连接；以及在该绝缘壳体上方覆盖屏蔽金属层，该屏蔽金属层经配置以与该屏蔽导电柱的上端电连接。在本专利技术的集成电路封装体及形成集成电路封装体的方法中，由于在绝缘壳体中自上而下形成将屏蔽金属层与接地引脚互连的屏蔽导电柱，因此，不再像现有技术那样必须在集成电路封装体侧壁也形成金属涂层来与接地引脚互连而进行屏蔽。也就是说，在本专利技术中，在集成电路封装体侧壁形成金属涂层并不是必须的。因此，在制造过程中将连在一起的多个集成电路封装体进行分割时，可以采用一次性切下去的简单的全切方式。这时，因集成电路封装体侧壁无需形成金属涂层，所以不用担心在全切时是否会切到信号引脚致其裸露而与后续形成屏蔽金属层互连导致信号引脚短路。相应的，本专利技术具有制造工艺简单，制造成本低的优点。【附图说明】图1是根据本专利技术一个实施例的集成电路封装体的纵向截面示意图。图2是图1中的集成电路封装体的横向截面示意图。图3是根据本专利技术一个实施例的形成集成电路封装体的方法的流程图。图4A-图4G是采用图3的方法制作集成电路封装体的过程的示例性示意图。图5是根据本专利技术另一个实施例的集成电路封装体的纵向截面示意图。图6是根据本专利技术又一个实施例的集成电路封装体的纵向截面示意图。图7是根据本专利技术另一个实施例的集成电路封装体的横向截面示意图。【具体实施方式】图1是根据本专利技术一个实施例的集成电路封装体100的纵向截面示意图。图2是图1中的集成电路封装体100的横向截面示意图。如图1、图2所示，根据本专利技术一个实施例的集成电路封装体100包括芯片101、芯片座102、信号引脚207、接地引脚103、绝缘壳体104、屏蔽金属层105、屏蔽导电柱106。芯片座102经配置以承载该芯片101。信号引脚207设置于芯片座102外围且经配置以与芯片101电连接。接地引脚103设置于芯片座102外围且经配置以接地。绝缘壳体104遮蔽芯片101、芯片座102、信号引脚207以及接地引脚103。屏蔽金属层105覆盖在绝缘壳体104上方。屏蔽导电柱106设置于接地引脚103上方并位于绝缘壳体104内，屏蔽导电柱106的上端经配置以与屏蔽金属层105电连接，屏蔽导电柱106的下端经配置以与接地引脚103电连接。由于在绝缘壳体104中自上而下形成互连屏蔽金属层105与接地引脚103的屏蔽导电柱106，因此，不再像现有技术那样必须在集成电路封装体侧壁上也形成金属涂层来互连屏蔽金属层105与接地引脚103而实现屏蔽。也就是说，在本专利技术中，在集成电路封装体100侧壁形成金属涂层并不是必须的。因此，在制造过程中将连在一起的多个集成电路封装体100进行分割时，可以采用一次性切下去的简单的全切方式。这时，因集成电路封装体100侧壁不必形成金属涂层，所以不用担心在全切时会切到信号引脚207致其裸露而与金属涂层互连而导致信号引脚207短路。相应的，本专利技术具有制造工艺简单，制造成本低的优点。如图1所示，在本实施例中，接地引脚103有多个，其上设置有导电凸块108，多个屏蔽导电柱106设置于相应的导电凸块108上。这样，在制作用于形成屏蔽导电柱106的填充孔时，能够防止损坏下方的接地引脚103。在另一实施例中，导电凸块108为多个并布置成在竖直方向上叠加。在这些实施例中，导电凸块108可以是焊球或其它金属球。在其它实施例中，也可不设置导电凸块108而直接在接地引脚103上设置屏蔽导电柱106。在本实施例中，接地引脚103与屏蔽导电柱106 对应设置。屏蔽导电柱106的数目与芯片101的频率有关。芯片101的频率越高，需要的屏蔽导电柱106越多。接地引脚103可以包括位于集成电路封装体100的端角处的接地引脚103。端角处的接地引脚103可以经配置以通过引线107或连接部109与芯片座102电连接。接地引脚103还可以包括至少一个位于集成电路封装体100的相邻端角之间的接地引脚103。如图2所示，集成电路封装体100的相邻端角之间的接地引脚103经配置以通过引线107与芯片座102电连接，或者通过引线107与该端角处的接地引脚103连接。如图2所示，在本实施例中，接地引脚103可以与信号引脚207交替布置。图3是根据本专利技术一个实施例的形成集成电路封装体100的方法的流程图，其可形成图1、2所示实施例中的集成电路封装体100。图4A-图4G是采用图3的方法制作集成电路封装体100的过程的示例性示意图。根据图3所示的实施例，在步骤S301中，如图4A所示，待封装的导线框架条上设有若干阵列排列的导线框单元，其中各导线框单元的接地引脚103相互连接在一起。对于每一导线框单元，将芯片101固定于芯片座102上。在步骤S302中，用引线107连接芯本文档来自技高网...

【技术保护点】
一种集成电路封装体，其包括：芯片；芯片座，经配置以承载所述芯片；信号引脚，设置于所述芯片座外围且经配置以与所述芯片电连接；接地引脚，设置于所述芯片座外围且经配置以接地；绝缘壳体，其遮蔽所述芯片、所述芯片座、所述信号引脚、以及所述接地引脚；屏蔽金属层，其覆盖在所述绝缘壳体上方；以及屏蔽导电柱，设置于所述接地引脚上方并位于所述绝缘壳体内，所述屏蔽导电柱的上端经配置以与所述屏蔽金属层电连接，所述屏蔽导电柱的下端经配置以与所述接地引脚电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭桂冠，李维钧，李威弦，
申请(专利权)人：苏州日月新半导体有限公司，日月光半导体制造股份有限公司，
类型：发明
国别省市：江苏;32