制造具有相变层的半导体集成电路的方法技术

一种制造半导体集成电路的方法包括：在半导体衬底中形成下电极；在半导体衬底上形成包括暴露出下电极的相变区的层间绝缘层；沿着层间绝缘层和暴露出的下电极的表面形成具有晶体状态的第一相变层；以及基于所述第一相变层的结晶性在第一相变层上生长第二相变层以填充至相变区中。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用本申请要求2014年3月17日向韩国知识产权局提交的申请号为10-2014-0031038的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术构思的各种实施例涉及制造半导体集成电路的方法，并且更具体地涉及制造包括相变层的相变随机存取存储器件(PCRAM)的方法。
技术介绍
随着移动和数字信息通信和消费电子工业的快速发展，现有的电荷控制器件的研究遇到了限制。因而，需要开发现除了现存的电荷控制存储器件之外的具有新构思的新功能存储器件。具体地，需要开发具有大容量、超高速以及超低功率的下一代存储器件来满足大容量存储器的需求。已经提出了将利用阻变材料作为存储媒介的可变电阻存储器件作为下一代存储器件，且可变电阻存储器件的典型实例是PCRAM、阻变RAM(ReRAM)、或磁阻RAM(MRAM)。可变电阻存储器件通常可以由开关器件和电阻器件形成，且可以根据电阻器件的状态来储存数据“O”或“I”。可变电阻存储器件的目的是提高集成度以及将尽可能多的存储器单元集成在有限面积中。电阻器件中的可变电阻层(例如，相变层)被形成为各种结构。将相变区限定在层间绝缘层中和将相变材料层掩埋在相变区中为主要使用的方法。随着可变电阻存储器件中集成度的增加，相变区的直径(或线宽)不断减小。因而，需要将相变材料掩埋在窄的相变区中而无空隙的方法。
技术实现思路
根据本专利技术的一个示例性实施例，提供了一种制造半导体集成电路的方法。所述方法可以包括:形成具有晶体状态的第一相变层；以及基于第一相变层的结晶性在第一相变层上生长第二相变层。根据本专利技术的一个示例性实施例，提供了一种制造半导体集成电路的方法。所述方法可以包括:在半导体衬底中形成下电极；在半导体衬底上形成包括暴露出下电极的相变区的层间绝缘层；沿着层间绝缘层和暴露出的下电极的表面形成具有晶体状态的第一相变层；以及基于第一相变层的结晶性来在第一相变层上生长第二相变层以填充在相变区中。根据本专利技术的一个示例性实施例，提供了一种制造半导体集成电路的方法。所述方法可以包括:在半导体衬底中形成下电极；在半导体衬底上形成包括暴露出下电极的相变区的层间绝缘层；沿着层间绝缘层和暴露出的下电极的表面形成具有晶体状态的第一相变层；在非晶沉积条件下基于第一相变层的结晶性来在第一相变层上生长第二相变层以填充在相变区中；通过平坦化相变区中的第二相变层和第一相变层来形成阻变层；以及在阻变层上形成上电极。以下在标题为“【具体实施方式】”的部分中描述这些和其他特征、方面和实施例。【附图说明】本公开主题的以上和其他的方面、特征和其他优点从以下结合附图的详细描述中将被更清楚地理解，在附图中:图1至图4是说明根据本专利技术构思的一个实施例的制造半导体集成电路的方法的截面图；图5至图7是说明根据本专利技术构思的一个实施例的制造包括水平沟道开关器件(晶体管)的半导体集成电路的方法的截面图；以及图8是说明根据本专利技术构思的一个实施例的包括水平沟道晶体管的半导体集成电路的立体图。【具体实施方式】将参照附图更详细地描述示例性实施例。可以预料到由于例如制造技术和/或公差导致的图示的形状的变化。因而，示例性实施例不应当被解释为局限于所示的特定形状和区域。为了清楚起见，层和区域的长度、宽度和高度可以被夸大处理。在附图中相同的附图标记表示相同的元件。还应当理解的是，当一层被称作为在另一层或衬底“上”时，其可以直接在另外的层或衬底上，或也可以存在中间层。另外，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另夕卜，只要未被特意提及，单数形式可以包括复数形式，且反之亦然。本文参照本专利技术构思的实施例的图示来描述本专利技术构思。然而，本专利技术构思的实施例不应当被解释为限制本专利技术构思。尽管将描述本专利技术构思的一些实施例，但本领域的普通技术人员将理解的是，在不脱离本专利技术构思的原理和精神的情况下，可以对这些示例性实施例中进行变化。图1至图4是说明根据本专利技术构思的一个实施例的制造半导体集成电路的方法的截面图。参见图1，可以在半导体衬底100上形成基底绝缘层110。尽管在图1中未示出，但还可以在半导体衬底100和基底绝缘层110之间形成将电流选择性地提供至稍后形成的相变层的开关器件。刻蚀基底绝缘层110的预定部分以形成接触孔(未示出)，且导电材料被填充在接触孔内以形成下电极120。下电极120可以与开关器件(未示出)电耦接。层间绝缘层125被沉积在形成有下电极120的基底绝缘层110上。刻蚀层间绝缘层125以暴露出下电极120的表面，且因而形成与相变区相对应的通孔125a。接下来，通过常规方法在通孔125a的边缘上形成间隔件130。间隔件130可以包括例如具有良好高电阻的氮化硅层。相变区可以通过间隔件130被形成为具有朝其顶部增加的直径(或线宽)。参见图2，第一相变层135沿着半导体衬底的限定有相变区的表面(即，下电极120、间隔件130和层间绝缘层125的表面)形成。第一相变层135可以被沉积成具有晶体状态/结构。例如，可以改变温度和沉积条件以形成晶体状态/结构的第一相变层135 (晶体)。在一个实施例中，在使第一相变层135成为晶体状态/结构的温度范围内，可以通过化学气相沉积(CVD)方法或原子层沉积(ALD)方法来沉积第一相变层135。参见图3，在第一相变层135上形成第二相变层140。第二相变层140可以被形成为具有足以填充相变区的厚度。即，第二相变层140可以被形成为具有比第一相变层135更大的厚度。为了有效地填充间隙，第二相变层140可以在以下的条件下形成:通过ALD方法例如在200°C至400°C的温度范围内为第二相变层提供非晶状态/结构。如上所述，第二相变层140在非晶沉积条件下形成以获得良好的间隙填充特性。然而，由于第二相变层140基于在第二相变层140之下的具有晶体状态/结构的第一相变层135的结晶性而生长，所以第二相变层140可以生长成具有部分的晶体特性(状态/结构)，且因而第二相变层140被高密度地掩埋在相变区中，而无空隙。第二相变层140可以沿着第一相变层135的晶体来生长。众所周知，非晶层的间隙填充特性优于晶体层的间隙填充特性。由于第二相变层135被形成为非晶状态，且基于第一相变层135的结晶性，所以第二相变层135具有良好的间隙填充特性。第一相变层135和第二相变层140可以包括相变硫族化物合金，诸如锗-锑-碲(GST)(例如，Ge-Sb-Te 材料，诸如 Ge2Sb2Te5、Ge2Sb2Te7, Ge1Sb2Te4 或者 Ge1Sb4Te7)。本文使用的连字符(_)表示的化学成分符号表示在特定混合物或化合物中包含的元素，且用来表不包含所表不兀素的所有化学结构。除了 Ge-Sb-Te材料之外，第一相变层135和第二相变层 140 可以包括 Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te (或Sn-Sb-Se 或 Ge-Sb-Se)、Te-Ge-As, In-Sb-Te、Te-Sn-Se, Ge-Se-Ga、B1-Se-Sb、Ga-Se-Te,Sn-Sb-Te,In-Sb-Ge,Te-Ge-Sb-S本文档来自技高网...

【技术保护点】
一种制造半导体集成电路的方法，所述方法包括：形成具有晶体状态的第一相变层；以及基于所述第一相变层的结晶性来在所述第一相变层上生长第二相变层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：姜世勋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR