半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中半导体器件的形成方法包括：提供具有第一区域和第二区域的衬底，第一区域衬底表面具有第一半导体层，第二区域衬底表面具有第二半导体层，第一半导体层和第二半导体层的材料不同，第一半导体层表面具有第一栅极结构，第二半导体层表面具有第二栅极结构，第一栅极结构两侧具有第一源区和第一漏区，第二栅极结构两侧具有第二源区和第二漏区；在第一源区、第一漏区、第二源区和第二漏区表面形成第三半导体层；使第一源区和第一漏区表面的第三半导体层形成第一接触层，使第二源区和第二漏区表面的第三半导体层形成第二接触层，第一接触层和第二接触层的材料相同。所形成的半导体器件性能改善。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提闻，晶体管的驱动电流提闻，则晶体管中的漏电流减少。现有的提高载流子迁移率的一种方法是在衬底表面形成有利于载流子迁移的沟道层，而晶体管的栅极结构形成于所述沟道层表面。具体的，对于PMOS晶体管来说，载流子为空穴，而所述沟道层的材料为锗，由于所述空穴的尺寸较大，而锗的晶格常数较大，有利于使空穴通过，以此提闻空穴在沟道区的迁移率(channel mobility);对于NMOS晶体管来说，载流子为电子，而电子在II1-V族材料中迁移能力得到提升，因此使沟道层的材料为II1-V族材料，有利于提高电子在沟道区的迁移率。由于CMOS晶体管同时具有PMOS晶体管和NMOS晶体管，为了提高CMOS晶体管的性能，会分别在PMOS晶体管区域的衬底表面形成锗材料的沟道层，在NMOS晶体管区域的衬底表面形成πι-v族材料的沟道层。然而，即使采用不同材料作为PMOS晶体管区域和NMOS晶体管区域的沟道层，对所述CMOS晶体管的性能提升有限，所述CMOS晶体管的性能依旧不稳定。
技术实现思路
本专利技术解决的问题是提供一种，所形成的半导体器件的性能改善。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括:提供衬底，所述衬底具有第一区域和第二区域，第一区域的衬底表面具有第一半导体层，第二区域的衬底表面具有第二半导体层，所述第一半导体层和第二半导体层的材料不同，所述第一半导体层表面具有第一栅极结构，所述第二半导体层表面具有第二栅极结构，所述第一栅极结构两侧的第一半导体层内具有第一源区和第一漏区，所述第二栅极结构两侧的第二半导体层内具有第二源区和第二漏区；在所述第一源区、第一漏区、第二源区和第二漏区表面形成第三半导体层；采用自对准金属化工艺使第一源区和第一漏区表面的第三半导体层形成第一接触层，使第二源区和第二漏区表面的第三半导体层形成第二接触层，所述第一接触层和第二接触层的材料相同；在第一接触层表面形成第一导电插塞，在第二接触层表面形成第二导电插塞。可选的，所述第一半导体层的材料为II1-V族材料，所述第一源区和第一漏区内具有N型离子；所述第二半导体层的材料为锗，所述第二源区和第二漏区内具有P型离子。可选的，在形成第三半导体层之前，在第一源区和第一漏区内注入N型离子，在第二源区和第二漏区内注入P型离子。可选的，所述第三半导体层的材料为硅，厚度小于10纳米，形成工艺为选择性外延沉积工艺。可选的，所述自对准硅化工艺包括:在第三半导体层、第一栅极结构和第二栅极结构表面形成金属层；采用退火工艺使所述金属层内的金属原子向第三半导体层内扩散，直至所述第三半导体层底部至顶部均扩散有金属原子，形成第一接触层和第二接触层；在所述退火工艺之后，去除剩余的金属层。可选的，所述金属层包括反应层、以及位于反应层表面的保护层，所述反应层的材料为镍、钴或钛，所述保护层的材料为氮化钛，所述反应层的厚度为5纳米?30纳米，所述保护层的厚度为5纳米?30纳米。可选的，所述退火工艺的温度为200°C?600°C。可选的，在所述退火工艺中，所述金属层内的金属原子还向第三半导体层底部的第一源区、第一漏区、第二源区和第二漏区内扩散，在第一接触层底部的第一源区和第一漏区表面形成第一金属化层，在第二接触层底部的第二源区和第二漏区表面形成第二金属化层。可选的，所述第一金属化层和第二金属化层的厚度小于10纳米。可选的，所述第一导电插塞和第二导电插塞的形成工艺包括:在衬底、第一半导体层、第二半导体层、第三半导体层、第一接触层、第二接触层、第一栅极结构和第二栅极结构表面形成介质层；在所述介质层内形成暴露出第一接触层的第一开口、以及暴露出第二接触层的第二开口 ；在所述第一开口和第二开口内填充满导电材料，在第一开口内形成第一导电插塞，在第二开口内形成第二导电插塞。可选的，所述第一栅极结构包括:位于第一半导体层表面的第一栅介质层、位于第一栅介质层表面的第一栅极、以及位于第一栅介质层和第一栅极侧壁的表面的第一侧墙；所述第二栅极结构包括:位于第二半导体层表面的第二栅介质层、位于第二栅介质层表面的第二栅极、以及位于第二栅介质层和第二栅极侧壁的表面的第二侧墙。相应的，本专利技术还提供一种采用上述任一项方法所形成的半导体器件，包括:衬底，所述衬底表面具有第一半导体层和第二半导体层，所述第一半导体层和第二半导体层的材料不同，所述第一半导体层表面具有第一栅极结构，所述第二半导体层表面具有第二栅极结构，所述第一栅极结构两侧的第一半导体层内具有第一源区和第一漏区，所述第二栅极结构两侧的第二半导体层内具有第二源区和第二漏区；位于所述第一源区和第一漏区表面的第一接触层；位于所述第二源区和第二漏区表面的第二接触层，所述第一接触层和第二接触层的材料相同；位于第一接触层表面形成第一导电插塞；位于第二接触层表面形成第二导电插塞。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的方法中，所述第一源区和第一漏区形成于第一半导体层内，所述第二源区和第二漏区形成于第二半导体层内，而第一半导体层和第二半导体层的材料不同。在所述第一源区、第一漏区、第二源区和第二漏区表面形成第三半导体层后，采用自对准金属化工艺使第一源区和第一漏区表面的第三半导体层形成第一接触层，使第二源区和第二漏区表面的第三半导体层形成第二接触层。由于第一接触层和第二接触层均通过在第三半导体层内扩散金属原子而形成，因此所述第一接触层和第二接触层的材料相同而且厚度相同，则所述第一接触层和第二接触层的电阻率相同，从而能够使第一源区、第一漏区、第二源区和第二漏区表面的接触电阻相同。因此，第一区域所形成的晶体管和第二区域所形成的晶体管工作电流更为可控，有利于使所形成的半导体器件的性能符合设计标准。所形成的半导体器件性能得到改善，稳定性和可靠性得到提高。进一步，所述第一半导体层的材料为II1-V族材料，所述第一源区和第一漏区内具有N型离子，即所述第一区域形成的晶体管为NMOS晶体管。由于NMOS晶体管的载流子为电子，而电子在II1-V族材料中的迁移率较高，因此以所述II1-V族材料作为NMOS晶体管的沟道区时，NMOS晶体管的性能得到改善。其次，所述第二半导体层的材料为锗，所述第二源区和第二漏区内具有P型离子，即所述第二区域形成的晶体管为PMOS晶体管。由于PMOS晶体管的载流子为空穴，而空穴在锗材料中的迁移率较高，因此以所述锗材料作为PMOS晶体管的沟道区时，PMOS晶体管的性能得到改善。从而，所形成的CMOS晶体管的性能得到改盡口 ο进一步，在自对准金属化工艺过程中，退火工艺还使金属原子进入第三半导体层底部的第一源区、第一漏区、第二源区和第二漏区内，从而使第一接触层底部的第一源区和第一漏区表面形成第一金属化层，第二接本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底具有第一区域和第二区域，第一区域的衬底表面具有第一半导体层，第二区域的衬底表面具有第二半导体层，所述第一半导体层和第二半导体层的材料不同，所述第一半导体层表面具有第一栅极结构，所述第二半导体层表面具有第二栅极结构，所述第一栅极结构两侧的第一半导体层内具有第一源区和第一漏区，所述第二栅极结构两侧的第二半导体层内具有第二源区和第二漏区；在所述第一源区、第一漏区、第二源区和第二漏区表面形成第三半导体层；采用自对准金属化工艺使第一源区和第一漏区表面的第三半导体层形成第一接触层，使第二源区和第二漏区表面的第三半导体层形成第二接触层，所述第一接触层和第二接触层的材料相同；在第一接触层表面形成第一导电插塞，在第二接触层表面形成第二导电插塞。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31